基于FPGA的频率域MPEG-2码率转换硬件实现

论文摘要

近年来，随着网络技术的发展和视频编码标准受到广泛接受，视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源，不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务，多媒体数据的内容需要根据应用环境动态调整，转码正是实现这一挑战性任务的关键技术之一。视频转码对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此，必须为这样的运算设计一个专用的高速硬线逻辑电路，在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统，实现专用集成电路的功能，因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。本文根据MPEG-2中可变长编码（VLC）理论，采用了两级查找表减少了VLC存储空间的使用，完成VLC编码的实现。根据MPEG-2中关于System Packet的定义，针对FPGA可实现性，以空间换取复杂度的减少，实现了PES包的打包模块。根据MPEG-2相应的转码理论，完成了对系统解码模块相应的连接和调试，对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性，分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响，完成对TM5的算法的改进。通过性能估算和电路仿真，各模块的吞吐率能够满足转码系统的要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题目的与意义
• 1.1.1 视频转码的意义
• 1.1.2 用FPGA实现视频转码的意义
• 1.2 本文研究成果与内容安排
• 第二章 视频转码理论基础和整体设计框架
• 2.1 MPEG-2标准概述
• 2.2 DCT域视频转码理论
• 2.3 硬件转码系统总体设计
• 2.3.1 系统功能描述
• 2.3.2 系统总体结构
• 第三章 基于FPGA的硬件设计基础
• 3.1 FPGA结构与原理（针对STRATIX Ⅱ系列）
• 3.2 FPGA设计流程简介
• 第四章 视频基本流可变长编码的实现
• 4.1 游程编码（RLC）实现与结果分析
• 4.2 可变长编码（VLC）实现与结果分析
• 4.2.1 哈夫曼编码
• 4.2.2 改进型哈夫曼编码
• 4.2.3 可变长编码（VLC）实现结构
• 4.2.4 可变长码字连接实现框图和说明
• 第五章 MPEG-2视频PES打包实现
• 5.1 PES包的简介
• 5.1.1 PTS简介
• 5.1.2 DTS简介
• 5.2 PES打包关键问题分析和解决
• 5.3 PES实现方法和框架
• 第六章 MPEG-2视频转码系统连调、仿真验证和改进
• 6.1 PCI以及系统层拆包模块的修正和验证
• 6.2 解码部分的系统架构
• 6.3 TM5算法的改进的硬件实现
• 6.3.1 TM5算法的简介
• 6.3.2 TM5算法的局限性
• 6.3.3 场景切换识别适合硬件实现的分析
• 6.3.4 场景切换识别算法
• 6.3.5 TM5算法的改进部分
• 6.3.6 TM5改进算法的硬件实现
• 第七章 总结与展望
• 参考文献
• 致谢