基于FPGA+DSP的局部放电在线监测系统开发

论文摘要

本文是基于FPGA+DSP的局部放电在线监测系统开发，主要完成的是由模数转换期间采集来的信息，由FPGA控制进行存储，通过利用DSP技术实现嵌入式以太网设计，通过以太网最后到达计算机进行显示，完成远程监测系统的设计。本文对课题研究的背景进行了详细的介绍，介绍了国内外对局部放电的研究情况，提出了基于FPGA+DSP的局部放电远程监测系统的整体设计方案。对FPGA技术以及在设计中应用到的软件进行详细的介绍。给出了各个模块的硬件设计的详细的说明。其中包括信号调理模块，A/D采集模块，数据存储模块等模块，每个模块都给出了详细的电路设计原理图。然后对DSP技术进行了简单介绍，主要介绍通过DSP器件（TMS320VC5402）完成TCP/IP协议的嵌入式设计，从而使得FPGA采集来的信号通过以太网传输到PC上进行检测状况的显示。我们还对PC上的软件方案设计进行了说明，本软件系统兼容C/S和B/S架构，采用大型数据库管理技术，实时对局部放电信号进行采集，处理，存储，显示。系统主要包括局放数据采集部分，数据处理分析部分，图形、表格显示部分、数据库管理部分。最后，给出了系统现场测试的运行情况，从系统运行状况可以得出，系统可以监测出局部放电的时间和部位，基本满足了预期的要求。最后我们对系统需要改进的地方进行分析，给出了系统需要改善的想法。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的选题背景及意义
• 1.2 局部放电监测研究的进展
• 1.3 本文的主要工作
• 1.4 本章小结
• 第二章 局部放电在线监测系统结构概述
• 2.1 系统的总体架构介绍
• 2.2 FPGA技术介绍
• 2.3 DSP技术介绍
• 2.3.1 DSP系统构成及其特点
• 2.3.2 DSP系统的特点
• 2.4 局部放电系统总体设计方案
• 2.5 本章小结
• 第三章 局部放电信号的预处理
• 3.1 信号预处理电路的设计
• 3.2 电流传感器的设计
• 3.2.1 放大电路的设计
• 3.2.2 放大电路的降噪设计
• 3.2.3 滤波器的设计
• 3.3 本章小结
• 第四章 在线监测系统的硬件设计
• 4.1 数据采集模块的硬件设计
• 4.1.1 多通道选择开关选择
• 4.1.2 A/D选择和转换电路的设计
• 4.2 数据存储模块的硬件设计
• 4.2.1 数据存储器的选择
• 4.2.2 K9K1G08UOA存储器的原理与结构
• 4.2.4 K9K1G08UOA控制器的硬件设计
• 4.3 FPGA的配置电路设计
• 4.4 复位和时钟电路的设计
• 4.4.1 复位电路的设计
• 4.4.2 DSP时钟设计
• 4.4.3 FPGA时钟设计
• 4.4.4 电源设计
• 4.5 本章小结
• 第五章 FPGA控制模块的逻辑设计
• 5.1 FPGA技术概述
• 5.1.1 FPGA的特点
• 5.1.2 FPGA的开发流程
• 5.1.3 FPGA硬件描述语言
• 5.2 FPGA控制逻辑设计
• 5.2.1 FPGA控制模块的系统结构框图
• 5.3 信号采集模块的FPGA设计
• 5.3.1 多通道选择模块的FPGA设计
• 5.3.2 AD7862的FPGA控制
• 5.4 FIFO模块的设计
• 5.4.1 FIFO的FPGA实现
• 5.5 FPGA与DSP的接口设计
• 5.6 本章小结
• 第六章 数据的远程传输
• 6.1 TCP/IP协议概述
• 6.1.1 IP协议和ARP协议
• 6.1.2 UDP协议
• 6.2 数字信号处理器
• 6.2.1 TMS320C5402的芯片性能特点
• 6.2.2 TMS320VC5402的内部存储器和片内外设
• 6.3 CCS介绍
• 6.4 TCP/IP协议的实现
• 6.5 本章小结
• 第七章 客户端软件设计和系统现场测试
• 7.1 系统软件的总体设计思想
• 7.2 局部放电在线检测的数据库的管理设计
• 7.2.1 系统软件的功能特点
• 7.3 系统软件的WEB网页服务
• 7.4 系统现场运行情况分析
• 7.5 本章小结
• 结论
• 致谢
• 参考文献
• 研究成果