无线传感器网络节点芯片关键技术的研究与实现

论文摘要

无线传感器网络是新兴学科与传统学科领域交叉的结果。它在环境监测、高效农业、工业控制、医疗护理、物流管理、军事领域都有极强的应用潜力。随着无线传感器网络的逐步应用,对低成本、低功耗高集成度的无线传感器网络节点SOC芯片需求越来越迫切,本论文系统地论述了无线传感器网络节点SOC基带芯片关键技术的研究与实现。首先,从无线传感器网络节点SOC芯片的体系架构上,对低成本、低功耗以及高性能等几个关键技术进行了尝试,除采用动态功耗管理技术以降低功耗外,在兼容标准51指令集的前提下,对传统8051 MCU核架构进行了改进,采用指令与数据并行总线,实现二级流水技术,以传统8051的低成本获得了性能10倍的提高,实现了指令单周期的处理能力;同时,为了实现芯片的低成本,片上集成的内存容量受限,为了在有限的内存条件下,不影响芯片SOC系统的实际使用性能,本文设计出了灵活、可配置分布式的存储空间管理映射方式。接着,在具体电路设计过程中,围绕低成本、低功耗、高性能等关键技术进行了详细的论述。在物理层电路实现时,改进了传统SOC集成的电源管理电路LDO结构,增加了正反馈环路来采样输出电流,提高了电路的瞬态响应,同时,为了降低电源管理模块自身能量的消耗,实现了工作于亚域值区的基准电路;另外,在深入分析了晶体振荡器频率与环境温度的偏移曲线后,采用查找表原理,设计出校准分频链电路,实现了SOC芯片时钟信号产生电路的自校准功能,提高了SOC芯片输入时钟信号的精度。在MAC层电路实现时,在研究了无线传感器网络冲突避免载波监听多点接入CSMA/CA算法后,除了采用软硬件协同设计的方法,还进行了基于协处理器结构的相关优化,通过控制寄存器RNDH和RNDL,实现了5位伪随机码生成器和16位CRC校验电路的可复用结构;另外,针对现有S盒电路设计的不足,建立了AES协处理器的功耗攻击模型,采用随机异构S盒的字节替换单元,改进了AES协处理器的设计,增强了AES的抗功耗攻击能力,从而实现节点芯片的高安全性。在论文的最后,讨论了该SOC芯片数字逻辑电路和嵌入式内存的低功耗测试技术,同时,根据软硬协同验证的思想方法,建立了该SOC芯片各阶段相应的验证方案,完成了无线传感器网络节点SOC芯片的FPGA验证。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 研究背景
• 1.2 国内外研究现况及发展趋势
• 1.3 相关标准
• 1.4 本文的主要研究内容及组织结构
• 2 无线传感器网络节点关键技术分析与系统架构设计
• 2.1 无线传感器网络节点芯片关键技术分析
• 2.2 低成本无线传感器网络节点芯片的系统架构
• 2.3 低功耗，高性能的8051 核设计
• 2.4 可配置分布式片上内存映射技术
• 2.5 本章小结
• 3 低功耗高性能节点SOC 芯片物理层关键技术的实现
• 3.1 概述
• 3.2 低功耗高稳定性的电源管理模块设计
• 3.3 高稳定时钟频率的自校准电路研究与实现
• 3.4 本章小结
• 4 MAC 层低功耗软硬协同设计技术
• 4.1 CSMA/CA 协处理器的软硬协同设计
• 4.2 低功耗高安全AES 硬件协处理器设计
• 4.3 无线网络收发数据FSM 设计
• 4.4 低功耗软件设计技术
• 4.5 本章小结
• 5 无线传感器网络节点芯片的低功耗可测性设计
• 5.1 无线传感器网络节点芯片的可测试性技术
• 5.2 数字逻辑部分的低功耗扫描电路设计
• 5.3 嵌入式存储器RAM 的低功耗测试设计
• 5.4 片上Flash 的低功耗测试设计
• 5.5 本章小结
• 6 无线传感器网络节点芯片的软硬协同验证
• 6.1 软件仿真方案的建立与实现
• 6.2 FPGA 验证方案的设计
• 6.3 AES 协处理器的软硬协同验证
• 6.4 本章小结
• 7 结论与展望
• 7.1 总结
• 7.2 展望
• 致谢
• 参考文献
• 附录Ⅰ攻读学位期间发表论文及专利