基于NIOSⅡ的便携式超声波流量计测控模块设计

论文摘要

本课题是基于FPGA嵌入式技术来进行便携式超声波流量计的测控模块研发,其中核心部件是Altera公司推出的32位软核CPU NIOS II。利用软核CPU灵活定制,性能强大,能够构建片上系统,支持多处理器系统等优点,来达到降低成本,减小体积,提高性能的设计目的。同时本系统还具有普通超声波流量计非接触式测量,测量精确可靠,无压力损失等传统优点,因此具有广泛的应用前景。本课题设计的便携式超声波流量计采用时差法的测量原理,主要用来进行气体或者液体的流速测量。为了提高测量精度,采用双通道对发对收来测量流速,对测量数据采用加权算法进行处理,并且可通过定制的液晶屏实时显示出瞬时流量和累计流量的数据。本文首先介绍了时差法测量的基本原理和系统的整体设计思路,然后完成SOPC外围所需硬件电路的搭建。其中,本课题采用EP2C8Q208芯片来作为系统的核心部件,在芯片上构建SOPC系统来实现整个系统的控制和数据处理。本系统SOPC包括两个软核CPU,其中CPU1负责超声波信号的收发控制,CPU2负责计时数据处理和显示,两个软核CPU通过互斥核MUTEX来实现对系统共用资源的占用。通过NIOS IDE编写两个软核CPU的程序,按照通用流程完成程序代码的编写调试。最后将SOPC系统和计时模块都添加到一个工程文件中,进行系统编译。根据编译信息,计算SDRAM时钟相移并对工程设计进行优化,尤其是对时序的优化,保证满足各个接口的建立和保持时间。最后通过USB BLASTER下载线将工程下载到EPCS配置芯片中,实现系统的上电自动运行。设计完成后,通过现场测试数据进行分析后,确定了系统的测量范围。在系统的测量范围内,系统工作稳定,测量精度很高,线性度保持很好,基本上达到了国内生产厂商的主流标准。至此,本课题设计全部完成。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 FPGA嵌入式软核NIOSⅡ简介
• 1.2 便携式超声波流量计简介以及国内外发展现状
• 1.3 本课题创新之处
• 1.4 项目设计要求以及指标
• 1.5 本课题主要研究内容
• 1.6 小结
• 第二章 便携式超声波流量计测量原理以及系统整体框架设计
• 2.1 时差法测量原理分析
• 2.2 系统整体框架设计
• 2.3 小结
• 第三章 FPGA 外围电路搭建以及计时模块设计
• 3.1 FPGA 外围电路搭建
• 3.1.1 FPGA 简介
• 3.1.2 开发工具 Quartus Ⅱ 简介
• 3.1.3 FPGA 设计流程
• 3.1.4 FPGA 外围电路元件
• 3.2 FPGA 用户自定义模块设计
• 3.2.1 FPGA 自定义逻辑模块整体框架
• 3.2.2 FPGA 自定义逻辑子模块设计
• 3.2.3 系统的编译综合
• 3.2.4 计时系统的仿真
• 3.3 小结
• 第四章 测控模块 SOPC 系统硬件设计
• 4.1 SOPC 硬件开发环境及设计流程
• 4.1.1 硬件开发环境
• 4.1.2 SOPC 设计开发流程
• 4.2 SOPC 系统的硬件搭建
• 4.2.1 NIOS Ⅱ 嵌入式软核处理器
• 4.2.2 SDRAM 控制器
• 4.2.3 EPCS 控制器
• 4.2.4 PIO 控制器
• 4.2.5 定时器控制器
• 4.2.6 UART 核
• 4.2.7 Mutex 核
• 4.3 双核共享资源设定
• 4.4 计时数据共享
• 4.5 SOPC 系统整体连接
• 4.6 小结
• 第五章 测控模块 SOPC 系统软件设计
• 5.1 软件开发环境
• 5.2 软核CPU1 的程序编写
• 5.2.1 系统初始化子程序
• 5.2.2 超声波探头驱动子程序
• 5.2.3 单次测量传输时间子程序
• 5.2.4 自动增益控制子程序
• 5.2.5 多次测量子程序
• 5.2.6 接收 FPGA 计时数据子程序
• 5.3 软核CPU2 的程序编写
• 5.3.1 液晶屏初始化
• 5.3.2 流量计算
• 5.3.3 液晶屏显示格式转化
• 5.3.4 液晶屏写地址写数据
• 5.4 系统整体优化
• 5.5 小结
• 第六章 测试数据分析及结论
• 6.1 测试结果及分析
• 6.2 小结
• 第七章 总结与展望
• 致谢
• 参考文献
• 攻读硕士期间取得的研究成果