三维电子封装微凸点的电沉积制备及低温固态互连技术研究

论文摘要

随着芯片的特征尺寸逐渐趋近物理极限,三维集成与封装技术将担负起未来发展的重任,并有望打破目前的技术瓶颈,使得摩尔定律得以延续。三维集成与封装技术还可降低成本,实现多种芯片集成,减小互连延迟和功耗。三维片上系统(SOC,System on Chip)、TSV(through silicon via)三维叠层封装以及封装体三维叠层是当前三维集成与封装技术研究的三大方向。其中TSV三维叠层封装在工艺中较易实现并能满足高密度高性能需求。键合技术是实现三维叠层的关键技术之一。在直接氧化物键合、金属/焊料微凸点键合和黏着键合等键合方式中,金属/焊料微凸点键合因采用金属或合金材料从而可以担负电气互连、散热以及结构支撑等功能,是键合技术的重中之重。高密度的微凸点是实现金属/焊料微凸点键合的基础。本文研究了高密度铜微凸点电沉积制备工艺,并以此为基础制备了铜凸点/阻挡层/金属软层结构,将其应用于一种基于镍纳米针阵列的低温固态互连技术中。通过润湿角测试、SEM观察、表面张力测试研究了影响微凸点制备的镀铜液润湿行为,其结果表明:仅凭借毛细作用,镀液无法润湿需要电沉积的光刻微孔;而一切有利于在镀液与相关材料接触界面形成气核,有利于促使微气泡在气核处形成长大而后排出的各种因素均可促进镀液在微孔中的润湿进程,再结合毛细作用即可保证镀液完全润湿微孔从而制备出体积均匀、无缺陷微凸点。基于镀铜液润湿行为的研究,确定了镀液的成分并制定了可行的铜微凸点制备工艺流程。在此基础上,借助XRD、AFM、SEM研究了电流密度、沉积时间这两个主要工艺参数对铜凸点晶粒取向、表面形貌和粗糙度的影响。对键合样品的截面观察以及表面活化键合样品的剪切应力测试证实了新型互连技术的可行性,为今后对关键影响因素的优化与控制,深入研究该互连技术创造了条件。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第一章 绪论
• 1.1 三维集成与封装技术发展概况
• 1.2 应用于TSV 三维叠层封装的键合技术
• 1.2.1 直接氧化物（热）键合
• 1.2.2 黏着键合
• 1.2.3 阳极键合
• 1.2.4 玻璃介质键合
• 1.2.5 微凸点键合
• 1.3 微凸点制作方法及特点
• 1.3.1 丝网/模版印刷法
• 1.3.2 焊料喷射法
• 1.3.3 C4NP 法
• 1.3.4 电沉积法
• 1.5 本文的研究内容及目的
• 1.5.1 研究目的
• 1.5.2 研究内容
• 参考文献
• 第二章 镀液成分及工艺研究
• 2.1 实验方法及原理
• 2.1.1 掩模板及带有光刻图案的芯片制作
• 2.1.2 镀液的主要组成及作用
• 2.1.3 电沉积实验装置、工艺及设备
• 2.1.4 表面张力与接触角测试
• 2.2 结果分析与讨论
• 2.2.1 镀液成分确定
• 2.2.2 工艺流程制定
• 2.3 本章小结
• 参考文献
• 第三章 铜凸点电沉积制备工艺参数研究
• 3.1 实验方法及原理
• 3.1.1 赫尔槽实验
• 3.1.2 称重法测电流效率
• 3.1.3 表面粗糙度测试
• 3.1.4 铜镀层组织观察
• 3.2 结果分析与讨论
• 3.2.1 电流密度
• 3.2.2 沉积时间
• 3.3 本章小结
• 第四章 基于镍纳米针阵列的低温固态互连技术研究
• 4.1 键合结构的组成及键合理论
• 4.2 实验方法及原理
• 4.2.1 键合结构制备装置及设备
• 4.2.2 相关镀液组成及性能
• 4.2.3 键合结构制备工艺流程
• 4.2.4 互连技术可行性实验
• 4.3 实验结果与分析
• 4.3.1 键合结构表面AFM 形貌及粗糙度
• 4.3.2 键合结构整体及显微形貌
• 4.3.3 基于镍纳米针阵列的低温固态互连技术可行性
• 4.4 本章小结
• 参考文献
• 第五章 全文总结与研究展望
• 5.1 全文总结
• 5.2 研究展望
• 致谢
• 攻读硕士学位期间已发表或录用的论文