基于FPGA的双核优卡的I/O通道设计与接入机制研究

论文摘要

双核优卡是一种具有新型安全体系结构的智能卡,能够存储多个COS及其应用。它采用完全隔离的思想实现COS间的存储安全和访问安全。I/O通道是双核优卡与终端进行串行数据传输的渠道。它的数据传输功能根据模块分层理论可以分成物理层、数据链路层和应用层。物理层和数据链路层的功能由串行通信接口实现,8051微控制器核实现应用层协议处理。串行通信接口使用内部时钟源,并使用两个I/O口,它由波特率发生器、发送模块、接收模块和FIFO模块构成。波特率发生器可以产生16倍波特率时钟以供接收模块对接收的数据进行抽样判决。发送模块在内部有限状态机的控制下将并行数据串行发出,并在发送数据的两端添加起始位、校验位和停止位。接收模块在内部有限状态机的控制下能够从串行输入的比特流中检测到一个字符帧的开始和结束,并提取8 bits数据以并行方式输出。串行通信接口在数据传输完成后,会向微控制器核发出中断请求。FIFO模块降低了中断请求的频率,提高了系统性能。接入机制的研究目的是使双核优卡能够无缝接入到现有智能卡终端设备中。接入机制硬件系统的关键部件是优卡调度模块和I/O通道复用模块。调度模块通过启动或停止时钟信号,控制优卡内部两个微控制器核的运行,并由一个状态控制逻辑决定两个核的互斥运行。两个微控制器核通过I/O通道复用模块实现对串行通信接口的分时复用。用ModelSim对I/O通道和接入机制的硬件设计进行功能仿真,并在FPGA平台上进行整体验证。

论文目录

• 摘要
• ABSTRACT
• 1 绪论
• 1.1 课题背景、目的及意义
• 1.2 国内外研究概况
• 1.3 主要研究工作
• 2 双核优卡I/O 通道的相关标准和总体设计
• 2.1 接触式智能卡标准ISO/IEC 7816
• 2.2 智能卡的工作流程
• 2.3 T=0 传输协议
• 2.4 优卡专用命令设计
• 2.5 I/O 通道总体设计
• 2.6 本章小结
• 3 I/O 通道的串行通信接口设计
• 3.1 设计要求
• 3.2 串行通信接口总体设计
• 3.3 寄存器堆设计
• 3.4 波特率发生器设计
• 3.5 接收模块设计
• 3.6 发送模块设计
• 3.7 FIFO 模块设计
• 3.8 本章小结
• 4 8051 微控制器核移植
• 4.1 8051 微控制器核结构
• 4.2 8051 指令执行分析
• 4.3 core8051 的移植
• 4.4 本章小结
• 5 基于FPGA 的双核优卡的接入机制研究
• 5.1 接入机制研究内容
• 5.2 接入机制总体设计
• 5.3 优卡调度模块设计
• 5.4 I/O 通道复用模块设计
• 5.5 本章小结
• 6 I/O 通道和接入机制的功能仿真与FPGA 验证
• 6.1 串行通信接口的功能仿真
• 6.2 core8051 的功能仿真
• 6.3 优卡调度模块的功能仿真
• 6.4 串行通信接口和 core8051 在 FPGA 上的整体验证
• 6.5 本章小结
• 7 总结与展望
• 7.1 全文总结
• 7.2 研究展望
• 致谢
• 参考文献
• 附录1 （I/O通道串行通信接口的综合结果）
• 附录2 （优卡调度模块的有限状态机伪码描述）
• 附录3 （优卡调度模块的综合结果）