网络处理器存储子系统中Cache机制的研究

论文摘要

网络处理器的设计需要同时满足高数据包转发性能和高编程灵活性这两方面的需求。人们通常认为网络应用中不具备足够的局部性,加上网络处理需要具有确定性的时间性能,这使得大多数网络处理器中,传统的cache机制被开放式的存储层次和多线程机制所取代。但是,上述机制给编程带来很大困难、且会引起资源的浪费,妨碍了网络处理器的大规模应用。本文研究了如下基础性的问题:(1)在网络处理器的环境下,cache机制的行为是怎样的,它是否能以较低的代价换来网络处理器性能的提升,如吞吐量的提高和丢包率的降低?(2)如果cache机制确实是有效的,如何在已有的网络处理器产品的存储系统中使用cache方法,什么样的设计可以增进cache机制在网络处理器中的性能?本文的主要贡献是:(1)建立了评价cache机制在网络处理器中有效性的实验平台。实验结果显示,数据包处理中存在着可观的数据局部性,因而一个足够大的cache可以有效地减少存储器访问的次数、提高处理单元处于活动状态的时间比例。(2)建立了评价数据包到达模式对网络处理器性能影响的模型。实验显示,在真实的网络流量中,属于同一个流的数据包的突发性到达是普遍存在的现象。而cache机制和多线程机制均可以有效地缓解数据包突发到达对网络处理器的丢包率和吞吐量的影响;但是它们的效果在很大程度上依赖于线程分配方式。(3)提出了一种高性能并且简单易实现的路由查找缓存算法。该算法利用了网络处理器中普遍采用的开放式存储层次,在片上高速存储空间中缓存最近出现的目的IP地址的路由查找结果。实验表明,每个处理单元中只要维护少量的缓存表项,就可使网络处理器的查找能力获得有效的提升。(4)提出了一种网络处理器存储子系统中寄存器堆和cache机制的设计方法。寄存器堆的设计可以解决I/O系统的瓶颈问题。而称为Split Control Cache的部件则利用了流相关数据和应用相关数据不同的局部性特征,为这两类数据设置了独立的subcache。实验表明,与传统cache相比,该部件不仅可以显著地提高网络处理器的吞吐量,还可以保证足够的编程灵活性。

论文目录

• 摘要
• ABSTRACT
• 第1章 引言
• 1.1 研究背景
• 1.1.1 网络处理器的设计要求
• 1.1.2 网络处理器存储子系统的设计
• 1.1.3 工业界发展情况及趋势
• 1.1.4 学术界的研究现状与动向
• 1.2 研究的主要内容和难点
• 1.2.1 研究的主要内容
• 1.2.2 研究的难点
• 1.3 论文的主要研究方法与成果
• 1.4 论文结构
• 第2章 相关工作
• 2.1 商用网络处理器概述及其存储子系统分析
• 2.1.1 使用“专用方法”设计的网络处理器
• 2.1.2 使用“强力方法”设计的网络处理器
• 2.1.3 路由器厂商设计的网络处理器
• 2.2 网络处理器中CACHE 的设计
• 2.2.1 智能主机地址路由cache
• 2.2.2 基于LC trie 的异类分段cache 结构
• 2.2.3 流分类cache
• 2.2.4 分段指令cache
• 2.3 网络处理器中CACHE 的性能分析
• 2.4 本章小结
• 第3章 CACHE 机制对网络处理器吞吐量的影响
• 3.1 问题描述
• 3.2 测试环境
• 3.2.1 模拟器的构建
• 3.2.2 测试基准
• 3.2.3 数据包trace
• 3.3 测试结果分析
• 3.3.1 Cache 机制对单微引擎网络处理器吞吐量的影响
• 3.3.2 Cache 机制对多微引擎网络处理器吞吐量的影响
• 3.3.3 Cache 的结构对网络处理器吞吐量的影响
• 3.3.4 Cache 机制在不同线程数目下对网络处理器吞吐量的影响
• 3.4 本章小结
• 第4章 数据包到达模式对网络处理器中不同延迟隐藏机制的影响
• 4.1 真实网络中数据包到达的特性
• 4.1.1 数据包trace 的选取及其特性
• 4.1.2 数据包包长变化的分布
• 4.1.3 大流的到达速率变化模式
• 4.2 问题描述与建模
• 4.3 测试方法
• 4.3.1 线程分配机制
• 4.3.2 数据包trace 与工作负荷
• 4.4 测试结果分析
• 4.4.1 数据包到达模式对各类延迟隐藏机制有效性的影响
• 4.4.2 数据包到达模式对各类延迟隐藏机制健壮性的影响
• 4.4.3 各类延迟隐藏机制对程序行为敏感程度的对比
• 4.5 本章小结
• 第5章 CACHE 方法在网络处理器中的应用
• 5.1 问题描述
• 5.1.1 路由查找算法的设计要求
• 5.2 路由查找高速缓存算法
• 5.2.1 表项的构成及其组织方式
• 5.2.2 哈希函数的选择
• 5.2.3 多路组相联的模拟
• 5.2.4 路由查找结果缓存表的刷新
• 5.2.5 路由查找高速缓存算法在IXP2800 中的具体实现
• 5.3 性能评价
• 5.3.1 路由查找高速缓存表的缺失率分析
• 5.3.2 路由查找高速缓存算法对网络处理器吞吐量的影响
• 5.3.3 刷新的影响
• 5.4 本章小结
• 第6章 网络处理器存储子系统的设计
• 6.1 设计背景
• 6.2 网络处理器的整体架构
• 6.3 网络处理器中寄存器堆的设计
• 6.4 网络处理器中CACHE 机制的设计
• 6.4.1 Flow-Cache 的设计
• 6.4.2 地址管理器
• 6.4.3 存储器调度器
• 6.5 性能评价
• 6.5.1 SCC 对网络处理器吞吐量的影响
• 6.5.2 Flow-Cache 的有效性
• 6.6 FPGA 验证
• 6.7 本章小结
• 第7章 结论和进一步的工作
• 7.1 结论
• 7.2 进一步的研究工作
• 参考文献
• 致谢
• 个人简历、在学期间发表的学术论文与研究成果