面向多媒体图像处理的高效可重构协处理器设计

论文摘要

可重构系统中单个可重构单元的结构关系到协处理阵列的硬件资源消耗和功能实现,而且阵列中各单元的通信机制决定着算法的执行效率和配置指令的复杂性。本文基于MorphoSys的结构模型,将优化设计的可重构单元复制构成一个8x8阵列,各单元间采用二维网格结构互联并按照相同的指令对不同的数据操作,实现单指令流多数据流。本设计提出高效通用可重构协处理器模型,对可重构单元进行了改进,增加一位控制线,使得同行同列的可重构单元在相同配置字下实现不同的功能,增加系统灵活性;同时定义适合于多媒体图像处理算法的配置字格式和指令,设计16x16乘法器,既适用于16位的整数乘法,又支持复数乘法。对阵列内的互联进行优化,提出三级交叉互联和横向跨象限互联,不仅减少互联资源,而且提高了图像处理中蝶形运算的全局通信效率,特别为多点的FFT和DCT变换提供更高效的数据通路,从而以更简化的指令完成数据处理功能。本文针对多媒体图像处理中常用的FFT和DCT变换,在灵活性和高效性之间得以折中,以较少的硬件资源大大增强了GRC(General Reconfigurable Cell)功能的灵活性。最后通过图像处理常用算法的映射,对协处理阵列的性能进行评估。结果显示IGRC(Improved General Reconfigurable Coprocessor)的性能超过同类其它系统。

论文目录

• 摘要
• ABSTRACT
• 1 引言
• 1.1 研究背景
• 1.2 多媒体处理算法特点
• 1.3 可重构计算系统
• 1.4 可重构技术研究现状
• 1.5 论文研究内容和结构安排
• 2 可重构计算技术
• 2.1 可重构系统分类
• 2.1.1 粒度
• 2.1.2 互联网络
• 2.1.3 编程深度
• 2.1.4 计算模型
• 2.2 静态重构
• 2.3 动态重构
• 2.4 部分重构
• 3 可重构计算系统模型
• 3.1 系统架构定义
• 3.2 主处理器
• 3.3 可重构处理单元阵列
• 3.4 配置存储器
• 3.5 数据通路
• 4 可重构处理单元设计与优化
• 4.1 可重构处理单元结构
• 4.2 配置寄存器及指令定义
• 4.3 可重构处理阵列优化
• 4.3.1 可重构处理单元优化
• 4.3.2 乘法器优化
• 5 可重构处理单元阵列互联优化
• A 互联'>5.1 MUX_A互联
• 5.1.1 象限内互联
• 5.1.2 象限间互联
• 5.1.3 寄存器组互联
• 5.1.4 数据总线
• B 互联'>5.2 MUX_B互联
• 5.2.1 相邻互联
• 5.2.2 寄存器组互联
• 5.2.3 数据总线
• 6 算法映射及性能分析
• 6.1 矩阵乘法映射
• 6.2 FFT 算法映射
• 6.3 性能分析
• 7 总结与展望
• 7.1 本文的主要工作和创新点
• 7.2 后续研究方向及改进
• 致谢
• 参考文献
• 研究生期间论文录用情况