65nm工艺高性能SRAM的研究与实现

论文摘要

静态随机存储器(SRAM)是一类非常重要的存储器,广泛用于高性能微处器及片上芯片系统(SoC)中。论文基于高性能SRAM的需求,采用65nm工艺技术设计了一个容量为16Kb,双端口的高稳定性、高速及低功耗的8管SRAM。论文首先通过采用VTC蝴蝶曲线、字线电压、位线电压及N曲线电流四种方法,分析传统6管与8管存储单元的静态噪声容限,研究了自适应读写电压、负位线电压,动态字线电压及多阈值单元等相关稳定性加强技术。实验结果表明65nm工艺下8管结构比6管结构具有更高的稳定性,并且对于未来的工艺,8管存储单元具在面积与漏电流功耗方面也具有能优势。为了提高SRAM的读写速度和降低SRAM的功耗消耗,论文研究了动态译码电路与层次式位线的分体策略。针对传统动态译码电路可靠性差的问题,论文提出了三种改善方法,分别是拆分法、补偿法及延迟法,在保持高速的同时还具有更高的可靠性与更低的字线错误产生率。层次式位线的分体策略不仅提高了SRAM的读写速度,而且减小了SRAM的功耗消耗。65nm最坏环境下,采用层次式位线的8管SRAM最大延时为471ps,功耗为3.5mW,而6管SRAM的最大延时却是690ps,功耗为5.3mW。模拟结果显示,8管SRAM与传统的6管SRAM相比,在工作电压为0.8V下,8管SRAM的读静态噪声容限比6管SRAM大16倍,输出延时和功耗却分别小36.3%与42.7%,当然这是以40.3%的面积牺牲为代价的。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题的研究背景
• 1.2 课题研究的主要内容
• 1.3 论文的结构
• 第二章 SRAM 技术研究现状与挑战
• 2.1 SRAM 工艺技术研究现状
• 2.1.1 低k 与高k 介质
• 2.1.2 SOI 工艺
• 2.1.3 FinFET 工艺
• 2.2 SRAM 设计技术研究现状
• 2.2.1 新型门控漏流电路
• 2.2.2 单端8 管SRAM
• 2.2.3 读、写辅助电路
• 2.2.4 双电源技术
• 2.2.5 自适应与负位线电压
• 2.2.6 字线与位线脉冲
• 2.2.7 Thin-cell 版图
• 2.3 SRAM 设计技术面临的挑战
• 2.3.1 稳定性挑战
• 2.3.2 二级效应
• 2.3.3 最小电源电压
• 2.3.4 漏电流功耗
• 2.4 本章小结
• 第三章 SRAM 的稳定性分析与研究
• 3.1 6 管存储单元稳定性问题
• 3.1.1 读写约束
• 3.1.2 读破坏
• 3.1.3 半选择破坏
• 3.2 新型存储单元
• 3.2.1 标准8 管存储单元
• 3.2.2 低功耗10 管存储单元
• 3.2.3 其它类型存储单元
• 3.3 静态噪声容限
• 3.4 分析存储单元SNM 的四种方法
• 3.4.1 蝴蝶曲线分析方法
• 3.4.2 位线电压分析方法
• 3.4.3 字线电压分析方法
• 3.4.4 N 曲线电流分析方法
• 3.5 65nm 工艺存储单元的SNM 分析
• 3.5.1 阈值波动环境下的SNM 分析
• 3.5.2 亚阈值环境下的SNM 分析
• 3.6 6 管与8 管结构的性能分析与对比
• 3.6.1 稳定性分析与对比
• 3.6.2 面积分析与对比
• 3.6.3 漏电流分析与对比
• 3.7 SRAM 稳定性加强技术的研究
• 3.7.1 自适应读写电压
• 3.7.2 动态字线电压
• 3.7.3 负位线电压
• 3.7.4 多阈值单元
• 3.7.5 读写分开
• 3.8 SRAM 随机失效的稳定性分析
• 3.8.1 软错误
• 3.8.2 纠错码
• 3.9 本章小结
• 第四章 SRAM 译码电路的分析与研究
• 4.1 译码电路相关描述
• 4.2 静态译码器
• 4.2.1 传统静态译码器
• 4.2.2 树形静态译码器
• 4.2.3 静态译码错误产生分析
• 4.3 动态译码器
• 4.3.1 动态译码电路结构
• 4.3.2 动态译码错误产生分析
• 4.4 动态译码可靠性加强技术的研究
• 4.4.1 拆分法
• 4.4.2 补偿法
• 4.4.3 延迟法
• 4.5 本章小结
• 第五章 SRAM 的优化与实现
• 5.1 SRAM 的实现
• 5.1.1 设计介绍
• 5.1.2 读写策略
• 5.1.3 译码策略
• 5.1.4 版图布局
• 5.2 SRAM 的优化
• 5.2.1 面积优化
• 5.2.2 速度优化
• 5.2.3 功耗优化
• 5.2.4 电路反标
• 5.3 SRAM 实现结果与对比
• 5.4 本章小结
• 第六章 结束语
• 6.1 论文的工作总结及创新
• 6.2 研究展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果