一种带宽自适应分配的数字复接技术

论文摘要

数字复接,也叫做数字复用,即多路信号在同一条信道中,同时传输,互相不干扰。目前常用的方法是,发送端:将多路低速码流,按照时分复用的方式,合并为一路高速码流进行传输;接收端:将高速码流还原为多路低速码流。扩大了信道传输容量,提高了传输效率。数字复接技术最早应用于市话中继,后来在通信系统中广泛应用。近年来,随着广播通信的全面数字化,数字复接技术有了新的发展。针对不同的应用背景,有很多不同的复接方式。选择一种合适的复接方式,对提高整个通信系统的传输效率是十分重要的。本课题是针对专用的信息传输,例如飞行器的通信系统,飞行器将自己的各种状态信息和图像信息传回地面,这两类数字信号除了带宽不同外,各路信号要求的传输时延也不相同。在对这两路信号进行复接时,要根据这两路信号的不同传输特点进行复接。本文的主要工作包括:本论文根据课题背景要求,针对待复接的两个分路信号在带宽和传输延迟上的不同,探索性能最优的复接方式,求取传输效率、电路资源占用等各方面,达到合理技术指标。确定技术方案,完成系统功能模块的划分,系统主要分为复接、解复接器,其中复接器:由码速调整电路和合路单元组成;解复接器包括:同步电路、缓冲模块、分接单元和码速调整电路。针对每个模块及功能电路,本论文利用Altera公司的QuartusⅡ软件环境,采用VerilogHDL语言,完成了各模块及功能电路建模,并在Modelsim环境下,完成了各个模块电路功能的仿真,并将复接器和解复接器连接起来,完成了对整个复接解复接系统的功能测试。本论文还完成了硬件电路设计,主要功能电路利用一片FPGA来完成,电路设计还包括电源系统,串口接口,USB接口等。设计了PCB板,完成电路安装与调试。本论文完成了本复接解复接系统模拟测试,分别将复接器和解复接器的Verilog HDL程序下载到两个FPGA中,并编写串口和USB接口程序,让两个FPGA与电脑进行通信,模拟数据的收发端。在发送数据端,两台电脑同时向复接器发送数据,接收端的两台电脑能分别收到发送数据端两台电脑的数据。验证了复接解复接系统在功能上是可行的。理论上,由于复接器合路单元带宽为10M,只要复接端各分路码率之和小于9.6875Mbps,该复接解复接系统都不会发生缓冲区溢出,最大数据延迟不超过0.2080ms。本论文根据实际的应用背景,自主研究出了一种各分路带宽自适应分配,并且最大传输延迟可调的数字复接解复接系统,并通过FPGA在硬件上实现,与电脑相连进行了系统联调,验证了本设计方案的可行性。也说明本设计有一定的实际应用价值。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 研究现状及意义
• 1.2 课题背景
• 1.3 主要工作
• 第二章 数字复接基本原理
• 2.1 数字复接的基本概念
• 2.2 数字复接的方法及方式
• 2.3 本章小结
• 第三章 同步技术
• 3.1 位同步技术
• 3.1.1 插入导频法
• 3.1.2 自同步法
• 3.2 群同步技术
• 3.2.1 起止式同步法
• 3.2.2 连贯式插入法
• 3.3 网同步技术
• 3.4 载波同步
• 3.5 本章小结
• 第四章 应用于飞行器的复接解复接系统
• 4.1 复接器
• 4.1.1 码速调整
• 4.1.2 合路单元
• 4.2 解复接器
• 4.2.1 位同步电路
• 4.2.2 缓冲模块
• 4.2.3 分接单元
• 4.2.4 码速调整电路
• 4.3 本章小结
• 第五章 硬件实现
• 5.1 FPGA及其配置芯片
• 5.2 PCB板结构
• 5.2.1 FPGA及其配置芯片
• 5.2.2 供电系统
• 5.2.3 复位电路
• 5.2.4 串口
• 5.2.5 USB扩展口
• 5.3 本章小结
• 第六章 设计验证
• 6.1 PCB板的调试
• 6.1.1 未上电测试
• 6.1.2 上电测试
• 6.2 系统联调
• 6.3 本章小结
• 第七章 总结
• 致谢
• 参考文献
• 作者攻硕期间所取得的成果