基于FPGA的AFDX端系统设计

论文摘要

AFDX是新一代飞机采用的航空电子信息传送系统。本文基于AFDX标准,搭建了一个基于FPGA的AFDX端系统开发平台。为简化硬件设计,AFDX端系统开发平台采用以Xilinx Virtex-4 FX12 FPGA为核心的SOPC。该FPGA包含了一个PowerPC 405处理器硬核和两个全双工以太网MAC硬核。PowerPC 405完成片内计算功能,双MAC实现AFDX冗余互联。航电接口方面采用CPCI接口与航电子系统实现互联。考虑到实现的方便性和灵活性,实现AFDX协议时,将AFDX特有的链路层和其他层分离。AFDX链路层部分采用自行设计的软IP核方式实现,完成接收过程中完整性检查、冗余管理,以及发送过程中流量调整、冗余管理等功能。考虑到端系统会根据实际需要采用不同调度算法,为便于将本IP核复用到其他设计方案,采用调度模块与IP核分离的设计。调度器由软件实现,调度算法在加权公平队列算法的基础上加入对帧发送时间的考虑,兼顾优先级、长度、帧间间隔、抖动多方面要求,对发送顺序进行调度。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究背景
• 1.2 国内外研究现状
• 1.3 本文工作及论文组织
• 第二章 AFDX系统关键技术
• 2.1 AFDX系统的组成
• 2.2 AFDX系统的优点
• 2.3 虚拟链路
• 2.4 帧格式
• 2.5 端系统
• 2.5.1 虚拟链路管理
• 2.5.2 抖动
• 2.5.3 端系统容量
• 2.6 本章小结
• 第三章 硬件平台设计
• 3.1 FPGA选型
• 3.2 AFDX端系统硬件组成
• 3.3 本章小结
• 第四章 IP核设计
• 4.1 IP核整体结构
• 4.2 虚拟链路配置管理器
• 4.3 发送模块
• 4.3.1 帧管理器
• 4.3.2 流量调整器
• 4.4 接收模块
• 4.4.1 完整性检查器
• 4.4.2 冗余管理器
• 4.5 本章小结
• 第五章 调度算法
• 5.1 加权公平队列算法
• 5.2 用于AFDX端系统的加权公平队列算法
• 5.3 算法比较
• 5.3.1 BAG比较
• MAX比较'>5.3.2 Jitter_MAX比较
• 5.4 本章小结
• 第六章 IP核功能仿真验证
• 6.1 虚拟链路配置管理器验证
• 6.2 发送模块验证
• 6.3 接收模块验证
• 6.4 本章小结
• 第七章 结论与展望
• 7.1 研究工作总结
• 7.2 进一步工作
• 参考文献
• 致谢
• 攻读学位期间的研究项目和成果