65nm工艺运算器全定制设计技术与方法

论文摘要

YHFT-DX DSP采用65nm工艺设计,要求在SS条件下达到600MHz的设计目标,内核性能的高低是全芯片达到设计要求的关键。论文以YHFT-DX DSP的CPU内核性能优化为背景,对半定制与全定制相结合的设计方法、全定制运算器设计与实现、全定制与自动化相结合的设计方法等关键技术进行了研究,主要完成了以下工作:1)在内核性能优化的过程中,本文首先对RTL级代码设计进行了充分的优化,然后根据综合结果,对一些处在数据通路上的关键路径采用了全定制模块来提高性能;2)深入研究了加法器算法,改进了带进位输入的加法器和带结果选择的加法器,并结合内核中移位与分支部件需求,采用全定制设计方法实现了一款带饱和判断的32位加法器,版图后模拟表明,在SS条件下该加法器Sum延时330ps,饱和信号Sat延时279ps,物理综合时序分析结果表明,关键路径延时大大减小;3)在研究了SIMD乘法器算法的基础上,定制设计了一款16×8乘法器,并由四个该结构的乘法器实现了4个8×8 SIMD乘法、2个16×16乘法和一个32×16乘法,通过对定制的16×8乘法器版图后模拟,第一栈延时仅470ps,完全消除了时序违反;4)对全定制设计与自动化相结合的设计方法进行了探索,在电路优化方面,提出了一种电路自动优化的方案,该方案可省去设计者手工优化晶体管尺寸的过程,提高设计效率。在版图设计方面,提出了一种定制单元与自动布线相结合的版图设计方法。实验结果表明,该方法在面积增加约20%的情况下节省了23.8%的设计时间,在迭代过程中节省时间达50%以上。在YHFT-DX的内核优化过程中,广泛采用了上述的设计技术和方法,很好地提高了设计性能,缩短了设计周期,达到了设计目标。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的相关研究介绍
• 1.1.1 全定制设计技术相关研究
• 1.1.2 65nm工艺设计优势与挑战
• 1.1.3 加法器研究介绍
• 1.1.4 乘法器研究介绍
• 1.2 课题来源与研究意义
• 1.3 论文的组织结构
• 第二章 半定制与全定制设计相结合的优化方法研究
• 2.1 逻辑综合优化的相关技术研究
• 2.2 综合约束的设置
• 2.3 引入全定制设计的方法研究
• 2.3.1 引入全定制设计的方法
• 2.3.2 乘法部件定制乘法器的确定
• 2.4 本章小结
• 第三章 高性能全定制加法器研究与实现
• 3.1 加法器概述
• 3.1.1 高性能加法器结构介绍
• 3.2 加法器改进结构的研究
• 3.2.1 带进位输入的加法器研究
• 3.2.2 带结果选择的加法器研究
• 3.3 加法器在移位与分支部件中的应用
• 3.3.1 移位与分支部件结构概述
• 3.3.2 加法器在移位与分支部件中的应用
• 3.3.3 全定制加法器设计
• 3.3.4 全定制加法器验证与性能分析
• 3.4 本章小结
• 第四章 16 位全定制乘法器设计
• 4.1 YHFT-DX乘法部件的功能和结构概述
• 4.2 16 位全定制乘法器算法设计
• 4.2.1 部分积产生算法
• 4.2.2 部分积压缩算法
• 4.2.3 不同位宽乘法的实现
• 4.3 16 位全定制乘法器实现
• 4.3.1 16 位全定制乘法器电路和版图
• 4.3.2 16 位全定制乘法器验证与性能分析
• 4.4 本章小结
• 第五章 全定制与自动化结合的设计方法研究
• 5.1 全定制电路优化技术的研究
• 5.1.1 电路优化的一般方法
• 5.1.2 一种电路自动优化的思想
• 5.2 定制单元与自动布线结合的版图设计
• 5.2.1 16 位SIMD加法器功能描述
• 5.2.2 电路性能及功能模型提取
• 5.2.3 单元版图设计
• 5.2.4 单元版图LEF信息提取
• 5.2.5 单元布局与自动布线
• 5.2.6 版图后验证与版图优化
• 5.2.7 与传统的全定制版图设计方法和半定制设计的比较
• 5.3 本章小结
• 第六章 全文总结和工作展望
• 6.1 全文总结
• 6.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果