改进的QC-LDPC码设计及FPGA实现

论文摘要

1962年Gallager提出了LDPC码,1996年Mackay和Neal把LDPC码研究带入一个新的阶段,随后LDPC码的优良性能不断被发现。目前,LDPC码已被证实其构造出的码性能可以接近香农极限,并已被应用到卫星通信、图像传输、数字水印以及移动通信等领域。本文主要研究了QC-LDPC码校验矩阵的构造方法和编译码算法,介绍了几种常用的校验矩阵构造方法和编译码算法。结合有限域和双对角线结构,提出了一种不存在四环并且可以实现快速编码的构造校验矩阵的方法,并根据该校验矩阵的特性,提出了一种重叠半并行译码结构。在译码算法的选择方面,采用了没有乘法运算,只有比较运算和加法运算的最小和译码算法,该算法具有易于硬件实现的优点。针对上述校验矩阵和编译码算法,在FPGA芯片上对其进行了实现,对芯片资源利用率进行了分析,并利用异步串行通信接口实现了PC机和加载有程序的FPGA芯片之间的数据交互。介绍了QC-LDPC码编译码的整体实现结构,并对工程中的各个子模块进行了详细介绍,同时对普通半并行译码、重叠半并行译码和全并行译码三种译码结构在迭代译码耗时方面进行了比较。另外,对该编译码器进行了大量数据验证,并基于数据验证的结果对该译码器的纠错性能进行了分析。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 通信系统信道编码
• 1.2 LDPC码发展和应用
• 1.3 本文研究内容意义
• 1.4 本文主要内容和结构
• 2 LDPC码基础知识
• 2.1 LDPC码基本概念
• 2.2 LDPC码主要构造方法
• 2.2.1 随机化校验矩阵
• 2.2.2 结构化校验矩阵
• 2.3 LDPC码编码算法
• 2.3.1 高斯消去法
• 2.3.2 近似下三角矩阵法
• 2.4 LDPC码译码算法
• 2.4.1 比特翻转算法
• 2.4.2 概率BP算法
• 3 改进的QC-LDPC码设计
• 3.1 QC-LDPC码定义
• 3.2 基于有限域的QC-LDPC码构造
• 3.3 双对角线结构编码算法
• 3.4 最小和译码算法
• 4 改进的QC-LDPC码的FPGA实现
• 4.1 FPGA开发硬件平台
• 4.2 QC-LDPC编码器FPGA设计
• 4.2.1 QC-LDPC编码流程
• 4.2.2 QC-LDPC编码器结构
• 4.2.3 校验位生成单元
• 4.2.4 校验矩阵ROM存储单元
• 4.3 QC-LDPC译码器FPGA设计
• 4.3.1 QC-LDPC译码流
• 4.3.2 QC-LDPC译码器结构
• 4.3.3 校验节点处理单元
• 4.3.4 变量节点处理单元
• 4.3.5 译码判决单元
• 4.3.6 传递信息RAM存储单元
• 5 FPGA实现结果和性能分析
• 5.1 实现结果
• 5.2 性能分析
• 结论
• 参考文献
• 攻读硕士学位期间发表学术论文情况
• 致谢