论文摘要
IP复用技术在加快SoC开发进程的同时,也给SoC/IP的功能验证提出了更大的挑战。针对SoC/IP验证的复杂性,如何提高验证质量和效率成为SoC/IP开发过程中需要解决的重要现实问题。本文以自主研发的某款SoC芯片的功能验证为背景,在对SoC/IP的验证特征和验证需求进行分析的基础上,结合动态仿真技术和验证平台设计技术,以快速搭建一种可以全面提高验证质量和效率的SoC/IP验证平台为目标,对SoC/IP验证平台结构和设计实现进行了重点研究。本文提出了一种面向验证过程的层次化验证方法,制定了相应的层次化验证方案,对验证平台结构和实现、验证激励生成、验证文件管理、验证步骤设计等五个验证环节进行优化和改进,并重点设计了一种基于总线的层次化SoC/IP验证平台结构,实现验证平台的横向和纵向模块化划分,进而完成了事务级测试场景和可重用验证组件等核心模块的设计。本文完成了NFC控制器的设计,实现片上处理器对NandFlash的灵活控制。根据功能特征和协议行为分析,分别利用覆盖组和SystemVerilog断言建立功能覆盖模型和断言设计,实现覆盖率驱动验证和断言验证方法在SoC/IP验证平台中的综合应用。最后,利用面向对象编程技术,基于SystemVerilog语言完成了SoC/IP验证平台的代码实现,建立了高效的仿真验证环境。通过验证文件的层次化管理和验证脚本的应用,实现了验证过程的自动化控制。基于该验证平台实施了SoC/IP的功能验证,并对验证结果进行了性能分析。实验证明,上述验证平台具有结构灵活、模块重用、功能完整、验证过程自动化等优点,能够灵活高效地完成SoC/IP的功能验证,具有较高的实用价值。
论文目录
相关论文文献
- [1].基于FPGA的SoC/IP验证平台的设计与应用[J]. 电子技术应用 2008(10)
- [2].基于FPGA的SoC/IP验证平台的应用[J]. 软件导刊 2009(05)