MIPS千兆网闸系统及信号完整性设计

论文摘要

为了弥补网络安全市场现有产品性能的不足,北京中科院计算所苏州中科集成电路设计中心计划开发一款MIPS千兆网闸硬件系统。本文的工作是一部分的硬件设计和整个系统的信号完整性设计。 高速互连网闸系统设计是综合性极强的系统工程,对设计中十分重要的时钟系统及时序要求、电源、叠层、总线、I/O接口、过孔设计与延时控制、系统测试与FPGA在线编程等技术做了深入的研究,并在实际设计中运用了以往积累的设计经验和技巧。在整个项目的开发中,除了其他设计工作,还承担了独立设计网闸桥接子卡和两套CPU电源模块(常规和备用)的工作,加速了项目开发进度,为以后的产品升级做了准备工作。 信号完整性问题带来的延迟、信号畸变已成为制约高速系统性能的瓶颈,其设计是千兆网闸系统设计的重要部分。从物理规则到电气规则映射这种创新的设计理念是一种包含芯片、封装、板级和系统四个层面的设计方法论,而基于模型仿真分析策略的信号完整性设计可很好地贯彻这一方法论。主要利用Cadence公司的仿真工具SpecctraQuest,针对网闸系统设计的特殊性做了重要芯片间的飞行时间验证,关键信号网络的布线前、后仿真,并总结了针对网闸开发的串扰仿真方法学,提出了FPGA信号完整性解决方法,保证了系统的强壮性。 通过基于MIPS CPU的千兆网闸系统的开发,既为网络安全市场提供了高性能的安全产品,也加深了对计算机系统结构的认识,提高了硬件设计水平。同时,在设计中熟练掌握了基于仿真分析的流程和设计方法,积累了这方面的经验,在所研究的方向计算机系统结构和高速互连系统信号完整性两方面取得了一些成果。

论文目录

• 目录
• 图目录
• 致谢
• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 引言
• 1.2 课题来源及研究背景
• 1.2.1 课题来源
• 1.2.2 研究背景
• 1.3 课题任务
• 1.4 论文的组织结构
• 第二章 网络安全与网络隔离技术
• 2.1 OSI七层模型上的网络攻击
• 2.2 主流安全产品及其局限性
• 2.2.1 安全产品概述
• 2.2.2 网络安全产品的局限性
• 2.3 网络隔离技术
• 2.3.1 概述
• 2.3.2 起源与发展
• 2.3.3 技术原理
• 2.3.4 网闸
• 第三章 高速互连系统设计技术及实际项目设计技巧
• 3.1 概述
• 3.2 时钟系统及时序
• 3.3 系统板级硬件设计
• 3.3.1 电源分配系统
• 3.3.2 叠层结构与总线拓扑
• 3.3.3 低电压差分信号技术
• 3.3.4 过孔设计与延时控制
• 3.3.5 JTAG测试与在系统编程
• 3.4 系统板级强壮性设计
• 3.4.1 信号完整性理论基础
• 3.4.2 从物理规则到电气规则映射的设计变革
• 第四章 MIPS千兆网闸系统设计
• 4.1 使用的协议规范及优越性
• 4.2 设计方案
• 4.2.1 设计方案概述
• 4.2.2 设计思路
• 4.2.3 芯片选型
• 4.2.4 网闸桥接子卡设计
• 4.2.5 一体式网闸主板设计
• 4.2.6 隔离设备设计
• 4.3 CPU电源分配系统（PDS）电源模块设计
• 4.4 在线编程与边界扫描JTAG链设计
• 第五章 MIPS千兆网闸信号完整性设计方法
• 5.1 设计基础
• 5.1.1 传输线阻抗
• 5.1.2 重要时序约束公式推算
• 5.2 基于模型仿真分析的信号完整性设计方法
• 5.3 基于Cadence／SpecctraQuest的信号完整性仿真流程
• 第六章 基于信号仿真分析的网闸系统强壮性设计
• 6.1 仿真的初始化工作
• 6.2 SDRAM与北桥之间飞行时间仿真验证
• 6.3 网闸时钟系统的仿真
• 6.3.1 布线前仿真
• 6.3.2 布线后仿真
• 6.4 网闸系统SpecctraQuest串扰仿真方法学
• 6.5 Xilinx／FPGA信号完整性解决方案
• 第七章 结论
• 参考文献
• 附录A 网闸桥接子卡布局布线图
• 附录B 一体式网闸主板布局图
• 附录C CPU电源分配系统电源模块电路设计原理图
• 攻读硕士学位期间发表的论文