基于NiosⅡ的同构多核处理器设计与FPGA实现

论文摘要

将多个处理器核集成到一块芯片上以提高系统芯片的整体性能已经成为下一代SoC （System On Chip）设计的发展趋势,而各处理器核之间通信效率的提高又成为多处理器芯片设计的关键。目前的嵌入式多核处理器芯片设计多采用单总线结构,各处理器核之间相互独立,而随着系统中模块数目的增加,各模块之间的通信效率随之降低,进而影响系统的整体性能。针对这一问题,本文采用二级片上总线架构,设计了一款同构多核处理器芯片,并提出了一种新的处理器核间通信机制,通过这一机制实现了各处理器核之间的高效通信,提高了嵌入式多核处理器芯片的整体性能。本设计基于IP复用技术,具有两级总线架构：局部总线负责处理器核与局部存储器之间的通信；全局总线实现处理器核对共享模块的访问,两层总线通过总线桥连接。本设计由四个局部处理器子系统和共享模块（共享存储器、通信控制器、资源管理器）组成,每个处理器子系统具有相同结构,包括处理器核与局部存储器。处理器核通过访问通信控制器对其他处理器核发起通信请求,本文采用固定优先级法设置通信优先级。各处理器核之间采用主从方式进行任务调度。系统通过资源管理器对共享模块进行管理,从而解决了各处理器核对共享模块访问的冲突问题。本设计使用VHDL语言在Altera公司Stratix-Ⅱ系列的EP2S130型号的FPGA中实现,并对两级总线和各模块进行了功能仿真。与同类芯片相比,由于该款处理器的层级结构和独特的运行机制使其在具有多任务和并行性的同时,具有较高的通信效率,并且对外部事件响应的实时性也显著增强。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 多核技术的发展
• 1.2 多核技术难点
• 1.2.1 片上通信的架构模型设计
• 1.2.2 片上通信的互连组织层次设计
• 1.3 本文主要工作
• 1.4 本文组织结构
• 第二章 多核处理器关键技术选择
• 2.1 IP核复用技术
• 2.1.1 IP核复用技术的优势
• 2.1.2 IP核的分类
• 2.1.3 IP核的基本特征
• 2.2 处理器核的选取
• 2.2.1 处理器核的比较
• 2.2.2 Nios Ⅱ处理器核概述
• 2.2.3 Nios Ⅱ处理器核总线接口描述
• 2.2.4 Nios Ⅱ处理器核工作模式
• 2.3 片上总线的选择
• 2.3.1 Avalon总线概述
• 2.3.2 Avalon传输模式
• 2.3.3 Avalon传输分类
• 2.3.4 Avalon地址对齐
• 第三章 多核处理器的总体结构设计
• 3.1 多核处理器的结构设计
• 3.1.1 同构与异构的比较
• 3.1.2 系统结构设计
• 3.1.3 存储器编址
• 3.2 片上通信架构设计
• 3.2.1 处理器通信机制设计
• 3.2.2 片上总线设计
• 3.3 全局总线各模块的设计
• 3.3.1 通信控制器
• 3.3.2 资源管理器
• 3.3.3 共享存储器
• 第四章 设计方法与开发流程
• 4.1 基于IP复用的设计方法
• 4.2 开发工具的选取
• 4.3 输入方式的选取
• 4.3.1 原理图输入方式
• 4.3.2 HDL（Hardware Description Language）输入方式
• 4.4 设计流程
• 4.5 验证芯片的选择
• 第五章 系统各模块的设计与实现
• 5.1 局部存储器模块的设计与实现
• 5.1.1 存储器设计
• 5.1.2 局部总线接口模块
• 5.2 总线桥的设计与实现
• 5.2.1 总线桥端口信号设计
• 5.2.2 总线桥端口时序
• 5.2.3 总线桥状态机设计
• 5.3 通信控制器的设计与实现
• 5.4 资源管理器的设计与实现
• 5.5 共享存储器模块的设计与实现
• 5.5.1 共享存储器设计
• 5.5.2 全局总线接口模块
• 第六章 系统仿真与验证
• 6.1 测试系统以及测试工具的介绍
• 6.2 系统RTL仿真测试
• 6.2.1 局部总线测试
• 6.2.2 总线桥测试
• 6.2.3 全局总线测试
• 6.2.4 系统整体测试
• 6.3 系统FPGA验证
• 6.3.1 FPGA验证的优点
• 6.3.2 FPGA验证流程
• 6.4 小结
• 第七章 结束语
• 参考文献
• 致谢
• 攻读硕士期间发表的论文