论文摘要
本课题所述的基于随机逻辑的模数转换器（ADC）是用间接方法实现的。首先将数字信号转换成一个随机编码的脉冲序列，用此序列来表示数字信号的值。将此序列通过一个简单的RC滤波器即可恢复出数字信号对应的模拟电压值，实现DAC转换。然后按照设计混合电路由DAC到ADC的步骤，即可实现基于随机逻辑的ADC。本文设计的DAC除了一个电阻和一个电容外，其余均用数字电路实现，而ADC在DAC的基础上增加了一个模拟电压比较器，因此均可称为“准数字”的实现。本文通过对随机逻辑理论的深入研究，对已有的算法进行了改进，提出了一种更简单且更容易理解的算法实现，并在此算法的基础上确定了生成随机脉冲序列的方法和电路结构。本文设计了一个基于FPGA的准数字ADC系统验证电路。FPGA具有配置灵活、可升级性好、设计周期短、成本低、风险小等优点。设计此电路板的目的是用一个实际的硬件电路验证本文的分析，并通过测试发现更多设计类似系统需要注意的问题。本文借助于EDA工具和硬件描述语言VHDL，以模块化的设计理念采用自顶向下（TOP-DOWN）的设计方法在FPGA芯片EPF10K10TC144上完整地实现了分辨率为8位，测量范围在0.0V～5.0V的ADC。该ADC可以下载到多种FPGA芯片中，具有实际使用价值。
论文目录
摘要Abstract第一章 绪言1.1 引言1.2 课题背景和意义1.3 本文的主要工作1.4 本文的结构安排1.5 本章小结第二章 基于随机逻辑ADC的算法和结构2.1 随机逻辑理论简介2.2 随机脉冲序列的产生2.4 随机DAC和ADC的算法分析2.4.1 随机脉冲序列的谱密度分析2.4.2 改进算法2.4.3 低通滤波器设计2.5 电路结构2.5.1 DAC的电路结构2.5.2 ADC的电路结构2.6 本章小节第三章 准数字化ADC的PLD实现3.1 引言3.2 可编程逻辑器件简介3.3 EDA开发工具简介3.3.1 Max+PlusⅡ概述3.3.2 VHDL简介3.4 DAC的PLD实现3.4.1 关键问题3.4.2 PLD实现3.4.3 DAC的MAX+PLUS Ⅱ仿真3.4.4 硬件验证3.5 ADC的PLD实现3.5.1 关键问题3.5.2 PLD实现3.5.3 ADC的MAX+PLUS Ⅱ仿真3.5.4 硬件验证3.6 提高转换速度的途径3.7 本章小结第四章 基于FPGA的硬件电路设计4.1 FPGA芯片选型4.1.1 FPGA结构4.1.2 FPGA芯片选择4.1.3 FLEX10K器件特点4.2 原理图设计4.2.1 时钟电路设计4.2.2 输出显示电路设计4.2.3 开关量输入电路设计4.2.4 电源电路设计4.2.5 配置电路设计4.2.6 模拟输入电路设计4.2.7 ADC验证板原理图4.3 PCB设计4.4 本章小结第五章 结束语致谢参考文献附录1:攻读硕士学位期间发表的论文附录2:随机ADC的VHDL源程序附录3:基于FPGA的系统原理图附录4:基于FPGA的系统电路板
相关论文文献
标签：转换器论文; 随机逻辑论文; 可编程逻辑器件论文; 硬件描述语言论文;
