65nm工艺下12比特50兆赫兹流水线模数转换器设计研究

论文摘要

随着集成电路工艺特征尺寸的不断减小,电源电压的不断降低,各种非理想物理效应的影响也越来越严重,混合信号集成电路设设计面临着很大的挑战。作为模拟信号和数字信号的接口电路,模数转换器广泛的应用领域及在先进工艺下与其他电路集成设计片上系统（SoC）的需求推动着模数转换器设计沿着先进工艺技术方向发展。在众多模数转换器的结构中,流水线结构是使用较为广泛的一种结构。本论文首先简要介绍了流水线模数转换器的原理和结构,分析了各种影响模数转换器性能的非理想因素,接着研究了中芯国际集成电路制造有限公司（SMIC）提供的65nm CMOS工艺的特性及其对电路设计的影响,最后完成了一个12比特1.2V电源电压50兆赫兹采样频率的流水线模数转换器的设计。该模数转换器采用前级2.5比特每级和后级1.5比特每级运放共享的混合结构实现。为了保证采样高于奈奎斯特频率的输入信号时的线性度,输入端依然采用了采样/保持电路。在低电源电压下,为了得到高增益、大带宽、大摆幅的运算放大器,采用了两级运放的形式,第一级为折叠共源共栅结构,第二级为共源级的差分对结构,并且采用Miller+Cascode混合补偿来降低运放的功耗和消除调零电阻工艺偏差对运放性能的影响。电路主要通过运放共享技术来减少模数转换器所需要运放的个数,以及电容逐级缩减,动态比较器等技术来降低系统的功耗。该模数转换器芯片采用SMIC的65nm 1P7M mixed-signal CMOS工艺实现,有效面积为2.87x1.55mm2,核心功耗为57.1mA。在SS工艺comer下,温度为25度时,输入信号奈奎斯特频率,50MHz采样时钟频率ADC的动态仿真结果为信噪失真比（SNDR）73.2dB@23MHz,无杂散动态范围（SFDR）81.1dB@23MHz。关键字：模数转换器,流水线结构,采样保持电路,运放共享技术,两级运算放大器,非理想物理效应中图分类号：TN432

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 研究背景及价值
• 1.2 主要工作及论文组织结构
• 参考文献
• 第二章 模数转换器概述
• 2.1 模数转换器简介
• 2.2 模数转换器的性能评价
• 2.2.1 静态指标
• 2.2.2 动态指标
• 2.2.3 模数转换器的优值FoM
• 2.3 模数转换器的类型
• 2.3.1 全并行模数转换器
• 2.3.2 折叠内插模数转换器
• 2.3.3 逐次比较型模数转换器
• 2.3.4 流水线模数转换器
• 2.3.5 Sigma-Delta模数转换器
• 2.3.6 各种类型模数转换器特性比较
• 参考文献
• 第三章 流水线模数转换器系统分析与设计
• 3.1 流水线模数转换器工作原理
• 3.2 流水线模数转换器中的非理想因素
• 3.2.1 MOS开关的非理想性
• 3.2.2 余量增益非理想性
• 3.2.3 失配
• 3.2.4 运放共享中的记忆效应
• 3.2.5 时钟抖动
• 3.3 系统结构选取与指标确定
• 3.3.1 系统结构确定
• 3.3.2 系统噪声分析
• 参考文献
• 第四章 65nm工艺特性及电路设计
• 4.1 65nm工艺特性
• 4.2 65nm工艺非理想效应的研究
• 4.2.1 浅槽隔离效应（STI）的研究
• 4.2.2 阱临近效应（WPE）的研究
• 4.2.3 电路设计与物理实现方法的考虑
• 4.3 电路设计
• 4.3.1 采样保持电路设计
• 4.3.1.1 采样保持电路结构比较与选择
• 4.3.1.2 建立性能优化
• 4.3.1.3 开关选择与设计
• 4.3.1.4 运算放大器设计
• 4.3.1.5 采样保持电路仿真结果
• 4.3.2 余量增益电路设计
• 4.3.2.1 2.5比特每级MDAC设计
• 4.3.2.2 1.5比特共享结构MDAC设计
• 4.3.3 开关电容比较器设计
• 4.3.4 时钟电路设计
• 4.4 总体模数转换器仿真结果
• 参考文献
• 第五章 芯片版图设计
• 5.1 偏置电路设计
• 5.2 版图实现
• 5.2.1 版图的对称性
• 5.2.2 隔离与屏蔽
• 5.2.3 DFM检查
• 5.2.4 总体版图设计
• 参考文献
• 第六章 总结与展望
• 6.1 目前工作总结
• 6.2 未来研究展望
• 致谢
• 在学期间发表的学术论文及研究成果