自启动预载接口芯片的设计与实现

论文摘要

自启动预载接口芯片内部集成UART串行通信接口和外围存储芯片访问控制逻辑,用作上电后对外部SRAM芯片的预加载,以及支持计算机通过串口对外部FLASH芯片编程。根据系统规格要求,按照ASIC标准设计流程,在较短的设计周期内完成了自启动预载接口芯片的设计。芯片已在华虹NEC 0.35um 1P3M 3V工艺下流片,目前处于COB封装后的测试阶段。基于标准单元的ASIC实现自启动预载接口设计,相比较采用FPGA实现,具有体积小,功耗低,成本低等优势。本文以数字ASIC设计流程为主线,结合自启动预载接口芯片的设计,主要讨论了(1)面向综合的模块划分和RTL编码;(2)逻辑综合流程;(3)物理设计的流程和关键技术;(4)根据设计规格,基于过程调用和断言搭建了动态仿真平台,完成功能仿真和后仿真;(5)静态时序分析的理论和流程以及形式验证。自启动预载接口芯片以控制为主,时钟关系复杂。时序设计是整个设计的重点和难点。最后本文还讨论了芯片COB封装后的测试。首次采用软硬件协同验证平台对芯片方便有效地进行了基本的功能测试。软硬件协同验证平台原本是用于FPGA原型验证,而这里将软硬件协同验证平台应用于芯片测试,为芯片测试工作提供了一种可借鉴的方法。此外还使用FPGA测试板对芯片做进一步测试。从目前测试结果来看,芯片基本功能正确。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 ASIC 发展现状和趋势
• 1.2 ASIC 设计流程
• 1.3 课题的意义及论文内容安排
• 第二章 自启动预载接口芯片的逻辑设计
• 2.1 功能模块划分
• 2.2 功能模块设计
• 2.2.1 核心逻辑的RTL 设计
• 2.2.1.1 SRAM 上电后的预载
• 2.2.1.2 UART 接口
• 2.2.1.3 数据缓存
• 2.2.1.4 主控制通道
• 2.2.1.5 FLASH 接口
• 2.2.2 I/O 接口设计
• 2.2.3 上电复位电路设计
• 第三章 自启动预载接口芯片的综合
• 3.1 DC 综合概述
• 3.2 综合的流程以及综合脚本设计
• 3.2.1 指定库文件
• 3.2.2 读取RTL 设计
• 3.2.3 设置设计环境
• 3.2.4 设置优化约束
• 3.2.5 编译优化
• 3.2.6 综合结果分析
• 第四章 自启动预载接口芯片的物理实现
• 4.1 自启动预载接口芯片的物理设计
• 4.1.1 设计数据的准备和导入
• 4.1.2 布局规划和电源规划
• 4.1.3 布置及其优化
• 4.1.4 时钟树综合
• 4.1.5 布线及其优化
• 4.2 自启动预载接口芯片的物理验证
• 第五章 自启动预载接口芯片的验证
• 5.1 动态仿真验证
• 5.1.1 Testbench 的设计
• 5.1.2 功能仿真以及代码覆盖率检查
• 5.1.3 后仿真
• 5.2 静态验证
• 5.2.1 静态时序分析
• 5.2.2 形式验证
• 第六章 自启动预载接口芯片的测试
• 6.1 测试方案
• 6.2 利用软硬件协同验证平台进行测试
• 6.2.1 软硬件协同验证平台介绍
• 6.2.2 测试流程
• 6.3 利用FPGA 测试板进行测试
• 第七章 总结
• 致谢
• 参考文献
• 附录
• 攻硕期间取得的研究成果