维特比译码的FPGA实现

论文题目: 维特比译码的FPGA实现

论文类型: 硕士论文

论文专业: 电子与通信工程

作者: 刘扬

导师: 王建新,姜安

关键词: 维特比,译码器,软判决,卷积码

文献来源: 南京理工大学

发表年度: 2005

论文摘要: 卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi译码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在Modelsim和Quartus Ⅱ软件环境下进行编译和仿真。在论文中介绍了Viterbi译码器的各模块的各种算法，并着重介绍了本设计所采用的具体方法，通过仿真和测试，验证了设计的正确性。最后，介绍了Viterbi译码器在未来通信中的发展和应用。

论文目录:

1 绪论

1.1 本论文的内容

1.2 差错控制系统分类

1.3 纠错码分类

1.4 FPGA设计方法

1.5 纠错码在卫星通信中的应用

2 软判决Viterbi译码原理及算法介绍

2.1 卷积码基础

2.2 卷积码编码器

2.3 Viterbi译码器原理

2.4 Viterbi译码算法

2.5 软判决Viterbi译码

2.6 Viterbi译码算法的性能

2.6.1 BSC信道中Viterbi译码的性能

2.6.2 高斯白噪声(AWGN)信道中Viterbi译码的性能

2.7 卷积码的增信删余

3 Viterbi译码器的实现

3.1 支路量度计算模块

3.2 路径量度更新单元

3.2.1 ACS单元

3.2.2 单蝶形运算单元

3.3.3 双蝶形运算单元

3.2.4 路径量度值的溢出保护策略

3.3 幸存路径存储和最小判决输出模块

3.4 本设计中维特比译码器硬件部分的实现

3.4.1 FPGA器件的选择

3.4.2 电源芯片的选择及电源层的分配

3.4.3 器件的配置

4 仿真和测试

4.1 前仿真和后仿真

4.2 编译结果

4.3 测试结果

5 纠错码技术在未来通信中的发展

5.1 网格编码调制(TCM)

5.2 Turbo码编译码器的原理及应用

结束语

致谢

参考文献

附录A：译码器中所对应的32个蝶形图

发布时间: 2006-12-06

参考文献

[1].维特比译码器的FPGA实现[D]. 黄高峰.成都理工大学2010
[2].维特比译码器在FPGA中的低功耗研究[D]. 周强.西南石油大学2006
[3].基于FPGA的低功耗维特比译码器研究与实现[D]. 佘振东.华中科技大学2009
[4].可重用维特比译码器的设计[D]. 朱胜.清华大学2004
[5].高吞吐率、低功耗的软输出维特比译码器[D]. 欧阳淦.复旦大学2010
[6].基于FPGA的卷积编码和维特比译码的研究与实现[D]. 张增良.天津大学2007
[7].符合DVB-T标准的维特比译码器的实现研究[D]. 李成诗.华东师范大学2006
[8].基于CDMA2000 1X前向链路解码模块研究与软核设计[D]. 赵崇辉.哈尔滨工程大学2004
[9].Viterbi译码算法的研究与实现[D]. 张普珩.国防科学技术大学2008
[10].Viterbi译码器的FPGA实现技术研究[D]. 孙晓岩.哈尔滨工程大学2003

维特比译码的FPGA实现

猜你喜欢