高速FIR数字滤波器在FPGA上的实现

论文摘要

常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下:1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。3.设计出一个192阶的FIR滤波器实例。其系统要求为:定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用QuartusⅡ软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究背景
• 1.2 课题的目的和意义
• 1.3 本论文的主要内容及章节安排
• 第二章 FIR滤波器结构及算法比较
• 2.1 FIR数字滤波器的特点
• 2.2 FIR数字滤波器的结构
• 2.2.1 FIR数字滤波器的基本结构
• 2.2.2 线性相位FIR滤波器的结构
• 2.3 几种算法比较
• 第三章 ALTERA的STRATIX Ⅱ FPGA芯片介绍
• 3.1 ALTERA的FPGA基本概况
• 3.2 STRATIX Ⅱ系列FPGA结构及特点
• 3.2.1 STRATIX Ⅱ系列FPGA概述
• 3.2.2 STRATIX Ⅱ系列FPGA结构及特点
• 第四章 基于FPGA的设计原则及DA优化
• 4.1 FPGA设计流程
• 4.2 FPGA基本设计原则
• 4.3 FPGA常用设计思想与技巧
• 4.4 选取分布式算法实现FIR数字滤波器
• 4.4.1 分布式算法简介
• 4.4.2 分布式算法的改进
• 第五章 基于FPGA的FIR滤波器设计
• 5.1 6阶FIR滤波器的设计
• 5.1.1 移位寄存单元
• 5.1.2 输入模块
• 5.1.3 查找表单元
• 5.1.4 流水加法器阵列
• 5.1.5 锁存模块
• 5.2 6 阶FIR滤波器的仿真与综合
• 5.2.1 锁存模块的时序仿真
• 5.2.2 查找表单元的综合
• 5.2.3 流水加法器的综合
• 5.2.4 6阶FIR滤波器的综合
• 5.3 高阶FIR滤波器的设计
• 5.3.1 滤波器系数的获取
• 5.3.2 高阶FIR滤波器的设计
• 5.3.3 控制模块的设计
• 5.3.4 滤波器的舍位
• 5.4 FIR滤波器的系统仿真
• 第六章 结论和展望
• 致谢
• 参考文献
• 攻硕期间取得的研究成果