LDPC编码算法研究及其FPGA实现

论文摘要

LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码,最初由Gallager发现,故亦称Gallager码.它和著名Turbo码相似,具有逼近香农限的性能,几乎适用于所有信道,因此成为近年来信道编码界研究的热点。LDPC码的奇偶校验矩阵呈现稀疏性,其译码复杂度与码长成线性关系,克服了分组码在长码长时所面临的巨大译码计算复杂度问题,使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性,在长的编码分组时,相距很远的信息比特参与统一校验,这使得连续的突发差错对译码的影响不大,编码本身就具有抗突发差错的特性。本文首先介绍了LDPC码的基本概念和基本原理,其次,具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法,特别是准循环LDPC码的构造以及RU算法、贪婪算法,并在此基础上采用贪婪算法对RU算法进行了改进。最后,选用Altera公司的Stratix系列FPGA器件EP1s25F672I7,实现了码长为504的基于RU算法的LDPC编码器。在设计过程中,为节省资源、提高速度,在向量存储时采用稀疏矩阵技术,在向量相加时采用通过奇校验直接判定结果的方法,在向量乘法中,采用了前向迭代方法,避开了复杂的矩阵求逆运算。结果表明,该编码器只占用约10%的逻辑单元,约5%的存储单元,时钟频率达到120MHz,数据吞吐率达到33Mb/s,功能上也满足编码器的要求。

论文目录

• 摘要
• ABSTRACT
• 相关术语
• 第1章 绪论
• 1.1 课题背景
• 1.1.1 纠错码发展
• 1.1.2 LDPC码的提出
• 1.2 LDPC码的研究现状
• 1.2.1 LDPC码编译码算法的研究现状
• 1.2.2 LDPC码硬件实现的研究现状
• 1.3 本文主要研究内容
• 第2章 LDPC码的基本原理
• 2.1 LDPC码简介
• 2.1.1 LDPC码定义
• 2.1.2 相关术语及参数
• 2.2 LDPC码的因子图
• 2.2.1 LDPC码的因子图表示
• 2.2.2 因子图中短环对码性能的影响
• 2.2.3 二元域与多元域LDPC码
• 第3章 LDPC编码算法
• 3.1 GALLAGER LDPC码
• 3.2 准循环LDPC码
• 3.2.1 准循环LDPC码构造
• 3.2.2 基于掩盖技术的准循环LDPC码构造算法
• 3.3 Q矩阵构造的LDPC码
• 3.3.1 Q矩阵的定义
• 3.3.2 Q矩阵的快述搜索算法
• 3.3.3 基于Q矩阵的LDPC码结构
• 3.4 RU算法
• 3.4.1 预处理
• 3.4.2 信号编码
• 3.4.3 前向迭代
• 3.4.4 贪婪算法
• 3.4.5 改进的贪婪算法
• 3.4.6 基于匈牙利法的LDPC编码优化算法
• 3.5 本章小结
• 第4章 LDPC码编码器的FPGA实现
• 4.1 开发工具与平台
• 4.1.1 FPGA简介
• 4.1.2 VHDL语言
• 4.2 LDPC编码器的设计
• 4.2.1 分组模块
• 4.2.2 串/并模块
• 4.2.3 编码模块
• 4.2.4 并/串模块
• 4.2.5 复用模块
• 4.3 LDPC编码器的VHDL仿真
• 4.3.1 矩阵向量乘法器仿真结果验证
• 4.3.2 LDPC编码器的仿真结果
• 4.3.3 结果分析
• 第5章 总结与展望
• 参考文献
• 致谢
• 学位论文评阅及答辩情况表