基于FPGA和USB2.0总线的多路数据采集系统开发

论文摘要

本文根据塔式起重机安全预警系统研究内容及总体设计要求，研究并设计了一种基于FPGA和USB2.0总线技术的多路数据采集系统，用来采集、传输和分析基于超声波测障的回波信号。本系统由主机和采集板组成。主机主要实现多通道采集数据的分离、分析和存储功能；采集板以FPGA为系统的控制核心，实现多路数据的并行采集功能，主机和采集板之间通过USB2.0数据总线进行通信，可以实现多路实时超声回波信号的并行采集和存储。在硬件方面，本文设计了FPGA采集控制电路、ADC LTC1609前端数据采集电路、SDRAM数据乒乓缓存电路以及FX2LP USB接口电路等。在USB2.0数据总线方面，本文以USB2.0协议为基础，分析了FX2LP的固件工作原理和编写框架，设计了基于FX2LP接口芯片并且符合USB2.0高速协议的通讯接口。在FPGA控制模块方面，本文设计了多路数据并行采集模块、数据乒乓缓冲模块、USB数据传输模块、主机命令解码模块。其中多路数据并行采集模块对多路滤波放大后的输入信号进行并行采集，采样率可调；数据乒乓缓冲模块负责对采样得到的数据进行缓存；USB数据传输模块负责将缓存后的数据按照FX2LP的工作时序送到FX2LP的数据总线上；主机命令解码模块负责对主机发送的控制命令进行解码，控制数据采集硬件。本文使用ModelSim仿真工具对各个模块的功能做了时序仿真，并在硬件上对数据采集和控制功能进行了测试，测试结果表明本数据采集系统符合项目指标。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究的背景和意义
• 1.1.1 课题的研究背景
• 1.1.2 课题的来源及研究意义
• 1.2 数据采集技术的研究现状和发展方向
• 1.3 本文的主要研究内容和组织结构
• 1.3.1 主要研究内容
• 1.3.2 本文组织结构
• 第二章 采集系统的硬件设计
• 2.1 采集系统硬件总体设计
• 2.2 采集系统主要芯片的选型
• 2.2.1 USB 接口芯片的选型
• 2.2.2 FPGA 芯片的选型
• 2.2.3 SDRAM 芯片的选型
• 2.2.4 ADC 芯片的选型
• 2.3 采集系统硬件电路设计
• 2.3.1 系统电源和复位电路设计
• 2.3.2 FPGA 控制电路设计
• 2.3.3 ADC 模数转换电路设计
• 2.3.4 USB 接口电路设计
• 2.3.5 SDRAM 缓存电路设计
• 2.4 本章小结
• 第三章 USB FX2LP 固件的编写和驱动的配置
• 3.1 FX2LP 固件的固件框架
• 3.2 Slave FIFO 固件程序编写
• 3.2.1 Slave FIFO 的寄存器配置
• 3.2.2 FX2LP Slave FIFO 固件程序设计
• 3.3 FX2LP 自定义命令固件的编写
• 3.3.1 FX2LP 控制方案的确定
• 3.3.2 FX2LP 自定义命令固件的编写
• 3.4 通用 Windows USB 设备驱动配置
• 3.5 本章小结
• 第四章 FPGA 控制模块的编写
• 4.1 FPGA 开发的一般流程
• 4.2 采集系统 FPGA 控制模块的总体设计
• 4.3 ADC LTC1609 控制模块的设计实现
• 4.3.1 LTC1609 工作模式选择和采样时序分析
• 4.3.2 LTC1609 控制模块的编写
• 4.3.3 LTC1609 控制模块时序仿真
• 4.4 多路 ADC 并行采集控制模块的设计实现
• 4.4.1 多路 ADC 并行采集控制模块的功能分析
• 4.4.2 FPGA 多路 ADC 并行采集控制模块的编写
• 4.4.3 多路 ADC 并行采集控制模块的时序仿真
• 4.5 FX2LP SlaveFIFO 写控制模块的设计实现
• 4.5.1 FX2LP Slave FIFO 模式详解及时序分析
• 4.5.2 FPGA FX2LP SlaveFIFO 写控制模块控制模块的编写
• 4.5.3 FX2LP SlaveFIFO 写控制模块的时序仿真
• 4.6 DCFIFO 读写模块的设计实现
• 4.6.1 双时钟先入先出缓冲 DCFIFO 读写模块的时序分析
• 4.6.2 DCFIFO 读写模块的编写
• 4.7 主机命令解码模块设计实现
• 4.8 采集系统时钟 PLL 配置
• 4.9 本章小结
• 第五章 SDRAM 读写控制和乒乓操作控制模块的设计实现
• 5.1 SDRAM 读写控制模块总体设计
• 5.2 SDRAM 时序控制模块的编写
• 5.2.1 SDRAM 的自动刷新
• 5.2.2 SDRAM 的初始化模块
• 5.2.3 SDRAM 的突发写/读操作
• 5.3 SDRAM 命令控制模块的编写
• 5.4 SDRAM 数据控制模块的编写
• 5.5 SDRAM 读写数据量控制模块的编写
• 5.6 SDRAM 数据读写控制模块的编写
• 5.7 SDRAM 读写控制模块仿真
• 5.8 SDRAM 乒乓操作控制模块的编写
• 5.8.1 乒乓操作原理
• 5.8.2 SDRAM 乒乓操作控制模块的编写
• 5.8.3 SDRAM 乒乓操作控制模块的仿真
• 5.9 本章小结
• 第六章 采集系统的主机软件开发
• 6.1 数据采集系统主机软件的编写
• 6.1.1 Cypress USB 的应用程序编程方法简述
• 6.1.2 USB 设备的识别、枚举
• 6.1.3 发送采集控制命令
• 6.1.4 多通道采集数据的分离、存储
• 6.1.5 采集数据的波形回放
• 6.1.6 数据采集软件操作说明
• 6.2 采集系统的测试
• 6.3 本章小结
• 总结
• 参考文献
• 附录
• 攻读学位期间取得的研究成果
• 致谢