EOS芯片的设计及FPGA验证

论文摘要

近年来,随着Internet技术的发展和宽带接入网建设的深入,数据业务流量飞速增长,已经成为电信市场的主体之一。然而,纯粹的IP网络还达不到公用传输网的可靠性要求且其建设耗资巨大。EOS（Ethernet over SDH）技术的出现,实现了数据业务在SDH网络中的高效传输,最大程度地利用了现有的网络资源。本文提出了一种切实可行的、经济有效的高集成度EOS芯片的解决方案并对其进行了FPGA验证。首先,分析了EOS芯片涉及的关键技术,并在此基础上提出了EOS芯片的总体设计方案,完成了功能定义和模块划分。然后,详细阐述了EOS芯片中100Mb/s以太网业务映射/解映射部分和1000Mb/s以太网业务映射/解映射部分的设计及时序仿真。最后,介绍了EOS芯片的FPGA实现与板级调试并给出了测试结果。测试结果表明该EOS芯片实现了以太网数据业务与传统PDH业务到SDH传输网的映射/解映射功能,同时具备性能监视能力。本文采用自顶向下（Top-Down）的设计方法,通过RTL级Verilog硬件描述语言编程完成芯片的设计。在Xilinx ISE 9.1i集成开发环境中完成设计的输入、功能仿真、逻辑综合、静态时序分析、动态时序验证以及FPGA下载配置。采用MentorGraphics公司的Modelsim进行功能仿真和时序仿真,采用Synplicity公司的Synplify Pro 8.1完成设计的逻辑综合与静态时序分析。综合考虑设计规模和各厂家FPGA器件的性能与价格,选用Xilinx公司Spartan-3E系列的XC3S500E-4FG320C器件完成了该EOS芯片的FPGA实现。将物理实现生成的下载文件写入到FPGA的E2PROM之后,采用Xilinx Spartan-3E Starter Kit开发板环境对芯片进行板级调试,进而测试该EOS芯片的性能。本文的主要贡献在于给出了一种功能完备的EOS芯片的详细设计方案,解决了EOS芯片设计中的诸多技术难题,对并行自同步净负荷扰码/解扰码电路、MII接口电路、GFP封装/解封装电路、超级块生成/解释电路进行了独创性的设计与实现。同时,文章提出了EOS芯片的两种板级调试方案。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 选题背景
• 1.2 课题的提出
• 1.3 论文的内容安排
• 第二章 EOS技术综述
• 2.1 EOS技术定位
• 2.2 EOS芯片涉及的关键技术
• 2.2.1 以太网技术
• 2.2.2 同步数字体系（SDH）技术
• 2.2.3 虚级联（VCAT）技术
• 2.2.4 链路容量调整机制（LCAS）技术
• 2.2.5 通用成帧规程（GFP）技术
• 第三章 EOS芯片的总体设计
• 3.1 EOS芯片的功能模型
• 3.1.1 SDH功能
• 3.1.2 以太网透明传输功能
• 3.1.3 以太网二层交换功能
• 3.1.4 以太环网功能
• 3.2 EOS芯片的总体设计方案
• 3.3 EOS芯片的FPGA设计流程
• 第四章 100Mb/s Ethernet over SDH的设计与时序仿真
• 4.1 并行处理技术
• 4.1.1 并行CRC计算模块
• 4.1.2 并行扰码/解扰码模块
• 4.2 100Mb/s以太网接口模块
• 4.3 GFP封装模块
• 4.3.1 封装控制模块
• 4.3.2 客户数据帧生成模块
• 4.3.3 客户管理帧生成模块
• 4.3.4 空闲帧生成模块
• 4.3.5 帧多路复用模块
• 4.3.6 GFP扰码模块
• 4.4 GFP解封装模块
• 4.4.1 GFP帧同步模块
• 4.4.2 GFP净负荷解扰码模块
• 4.4.3 净负荷信息提取模块
• 4.5 SDH低阶虚级联处理模块
• 4.6 CPU接口模块
• 第五章 1000Mb/s Ethernet over SDH的设计与时序仿真
• 5.1 GFP-T客户数据帧中超级块数目N的确定
• 5.2 1000Mb/s以太网接口模块
• 5.2.1 8B/10B编码模块
• 5.2.2 8B/10B解码模块
• 5.3 超级块生成/解释模块
• 5.3.1 超级块生成模块
• 5.3.2 超级块解释模块
• 5.4 SDH高阶虚级联处理模块
• 第六章 EOS芯片的FPGA实现与板级调试
• 6.1 EOS芯片的FPGA实现
• 6.2 亚稳态问题的分析与处理
• 6.3 EOS芯片的板级调试
• 6.3.1 自环调试
• 6.3.2 在线调试
• 6.4 测试结果
• 结束语
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文
• 学位论文评阅及答辩情况表