90nm工艺高速低功耗SRAM的设计

论文摘要

随着微电子技术的发展,嵌入式存储器的设计在半导体设计中占据了很重要的一个分支。而随着半导体工艺的不断等比例缩小,嵌入式存储器呈现出更高集成度、更快速、更低功耗的发展趋势。而且目前数字设计的硅片中近80%面积用于存储芯片,SRAM占各种存储器总额的比重也不断提高。SRAM作为半导体存储器中的一类重要产品,在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。因此,对静态随机读写存储器进行深入研究具有深远的意义。SRAM的低功耗和快速的数据存取的特点已经使其发展势头强劲,同时SRAM集成的各种系统芯片也发展迅速。所以,在目前状况下,深亚微米下高速低功耗SRAM的研究理所当然地成为了数字集成电路领域中的研究热点之一本文第一章首先讲述了半导体存储器的分类,阐述了各种不同类型的存储器的特点和工作原理。第二章进行了SRAM的体系结构分析,详细说明了存储阵列以及灵敏放大器、SRAM的译码电路和控制电路等外围电路的结构及设计方法,并总结优缺点,进行比较。第三章详细分析了SRAM基本存储单元的组成结构及电路模式,说明了SRAM六管单元的工作原理,根据公式及仿真结果选择并确定六个存储管的W／L值,还分析了SRAM存储单元的静态噪声容限（SNM）及SRAM的功耗。以六管单元为基础,设计了一种高速低功耗的SRAM,工艺采用TSMC 90nm工艺。而且根据需要设计了灵敏放大器、译码器等外围电路,并对灵敏放大器做了详细分析。还设计了一些具有特定功能的模块电路。最后给出了整个电路的仿真结果。第四章从最优化的角度,对版图的整体布局（floor-plan）、信号线布局（signal-plan）、外围电路布局等做出了具体的分析与设计,为了确保版图质量,进行实际版图设计的时候尽量采用了模块和走线对称的方式,并给出了整个设计的版图。本文设计的SRAM容量为64K,读出时间为3ns,写入时间1ns,广泛应用在二级缓存中,已经准备tapeout。设计中采用了一些块选择信号,对存储阵列进行了分块设计,灵敏放大器采用了经典锁存型的设计方法,译码器采用了预译码技术,六管单元的版图编排采用了90nm以下最常采用的字线分割版图设计方法,并且整体版图采用了合理的版图布局和布线。这几种方法都可以大大降低功耗。设计中还设计了一些具有特定功能的外围电路,优化了整个设计。

论文目录

• 摘要
• Abstract
• 引言
• 第一章 半导体存储器分类
• 1.1 半导体存储器的分类
• 1.2 半导体存储器的性能指标
• 第二章 SRAM体系结构分析
• 2.1 存储阵列
• 2.2 灵敏放大器
• 2.3 译码器
• 2.4 控制电路
• 第三章 从设计的角度优化高速低功耗SRAM
• 3.1 电路控制信号及时序分析
• 3.2 SRAM存储单元
• 3.3 灵敏放大器电路设计
• 3.4 译码器电路设计
• 3.5 其他功能模块电路设计
• 3.6 电路整体仿真结果
• 第四章 设计相关的布局和版图
• 4.1 版图布局分析
• 4.2 版图设计
• 第五章 总结及展望
• 参考文献
• 致谢