高性能浮点乘、加部件的研究与实现

高性能浮点乘、加部件的研究与实现

论文摘要

浮点乘、加部件是高性能微处理器的核心运算部件之一,其速度对整个微处理器性能具有很大的影响。对高性能浮点乘、加的研究具有广泛的应用价值和重要的现实意义。本文对X处理器的浮点乘、加部件进行研究和优化设计,课题的研究内容做为国家重大项目“高性能X处理器”的一部分,研究成果直接应用于工程实践。主要研究成果包括以下几点:1.对高性能浮点乘法、浮点加法及其关键技术进行研究,在此基础上设计并实现了X处理器的高性能浮点乘法器和浮点加法器;2.设计了一套适合X处理器的前导0检测(LZD)电路,该电路不仅能快速检测前导0,还能提前计算出规格化字节移位量,使得前导0检测可以和规格化移位器的粗粒度移位操作并行执行,进一步减少了关键路径的长度;3.对浮点加法部件进行优化设计,将舍入合并技术应用到X处理器单数据通路浮点加法结构上,从而把舍入操作提前到和主加法操作并行执行,省去关键路径上的一个长延迟舍入加法器。4.整个设计通过了各种输入下包括IEEE CC754标准测试向量、特殊操作数、边界数据和大量的随机数的测试,用充分的测试保证了设计的正确性。最后,本文对所设计的浮点乘、加部件进行了综合和优化,将浮点乘法和加法部件分别划分成5级和4级流水站,在0.13μm CMOS工艺下,其频率均能达到700MHZ以上,满足了X处理器设计的要求。

论文目录

  • 摘要
  • ABSTRACT
  • 第一章 绪论
  • 1.1 课题研究背景和意义
  • 1.2 国内外研究现状
  • 1.2.1 浮点乘法器的研究现状
  • 1.2.2 浮点加法器的研究现状
  • 1.3 论文结构
  • 第二章 浮点乘、加算法的研究
  • 2.1 IEEE-754 浮点标准
  • 2.1.1 浮点操作数的表示格式
  • 2.1.1.1 单精度浮点数据格式及对应的特殊操作数
  • 2.1.1.2 双精度浮点数据格式及对应的特殊操作数
  • 2.1.2 浮点操作
  • 2.1.3 浮点舍入方式
  • 2.1.4 浮点异常处理
  • 2.2 浮点乘法算法的研究
  • 2.2.1 浮点乘法器结构
  • 2.2.2 部分积编码算法
  • 2.2.2.1 传统的Booth 算法
  • 2.2.2.2 改进的Booth 算法
  • 2.2.2.3 高阶Booth 算法
  • 2.2.2.4 各种编码算法的比较
  • 2.2.3 部分积压缩
  • 2.2.3.1 阵列结构的部分累加
  • 2.2.3.2 树型结构的部分累加
  • 2.2.3.3 压缩结构的比较
  • 2.2.4 压缩器结构
  • 2.2.5 超长加法器的算法与结构
  • 2.2.5.1 串行加法器
  • 2.2.5.2 并行加法器
  • 2.3 浮点加法算法的研究
  • 2.3.1 浮点加法结构
  • 2.3.1.1 单通路浮点加法结构
  • 2.3.1.2 双通路浮点加法结构
  • 2.3.2 前导0 算法
  • 2.3.2.1 前导0 检测LZD
  • 2.3.2.2 前导0 预测LZA
  • 2.4 本章小结
  • 第三章 X 处理器浮点乘法部件的设计与实现
  • 3.1 总体结构设计
  • 3.2 编码器的设计与部分积阵列的产生
  • 3.2.1 基于多级二路选择器的Booth 编码器
  • 3.2.2 基于one hot 编码的Booth 编码器
  • 3.2.3 编码方案比较与选择
  • 3.2.4 部分积阵列的产生
  • 3.3 压缩方案选择与压缩器设计
  • 3.4 Sticky 位探测器的设计与实现
  • 3.4.1 传统的Sticky 值计算算法
  • 3.4.2 优化的Sticky 值计算算法
  • 3.4.2.1 计算原理
  • 3.4.2.2 硬件实现及性能分析
  • 3.5 超长加法器的设计
  • 3.6 规格化与舍入单元的设计
  • 3.7 指数数据通路的设计
  • 3.8 本章小结
  • 第四章 X 处理器浮点加法部件的设计与实现
  • 4.1 浮点加法器总体结构设计
  • 4.2 前导0 计算部件的设计
  • 4.2.1 全编码方式的LZD 算法
  • 4.2.2 LZD 优化算法
  • 4.2.3 性能分析及方案的选择
  • 4.3 浮点加法器的优化设计
  • 4.3.1 传统的规格化、舍入串行结构
  • 4.3.2 规格化、舍入并行结构
  • 4.3.3 舍入提前到主加法器的并行结构
  • 4.3.3.1 浮点加法运算的Cin 表达式
  • 4.3.3.2 浮点减法运算的Cin 表达式
  • 4.3.3.3 硬件实现
  • 4.4 本章小结
  • 第五章 模拟验证与综合
  • 5.1 功能验证
  • 5.1.1 模块级验证
  • 5.1.2 系统级验证
  • 5.1.2.1 简单数据的测试
  • 5.1.2.2 基于模拟器的测试
  • 5.1.2.3 基于标准测试向量集的测试
  • 5.1.2.4 大量随机测试
  • 5.2 性能验证
  • 5.2.1 综合优化
  • 5.2.2 综合结果
  • 第六章 结束语
  • 6.1 全文工作总结
  • 6.2 工作展望
  • 致谢
  • 参考文献
  • 作者在硕士期间取得的学术成果
  • 相关论文文献

    • [1].一种高效的浮点上下文切换算法[J]. 科技风 2017(02)
    • [2].老宅重生 禅隐意境[J]. 缤纷 2016(Z2)
    • [3].当代结庐草堂——浮点禅·隐客栈[J]. 国际纺织品流行趋势 2016(03)
    • [4].基于FPGA的全流水浮点乘累加器的设计及实现[J]. 电子技术与软件工程 2016(02)
    • [5].ADI公司扩展SHARC浮点DSP产品系列[J]. 单片机与嵌入式系统应用 2010(06)
    • [6].浮点数学函数异常处理方法[J]. 软件学报 2015(12)
    • [7].浮点乘加部件延迟对浮点性能影响的研究[J]. 计算机工程 2013(07)
    • [8].DSP中的浮点与定点比较[J]. 通信电源技术 2020(01)
    • [9].浮点·禅隐客栈[J]. 现代装饰 2016(10)
    • [10].粒子滤波算法中浮点指数函数的FPGA设计实现[J]. 现代电子技术 2008(18)
    • [11].流水的浮点倒数近似值运算部件的设计与实现[J]. 国防科技大学学报 2020(02)
    • [12].基于FPGA的浮点向量协处理器设计[J]. 计算机工程 2012(05)
    • [13].基于“魂芯一号”的自适应截位浮点乘法实现[J]. 雷达科学与技术 2015(03)
    • [14].基于嵌入式方法的浮点单元验证系统设计[J]. 微处理机 2012(01)
    • [15].SHARC 2148x/47x:32位浮点DSP[J]. 世界电子元器件 2010(09)
    • [16].基于FPGA的可配置浮点向量乘法单元设计实现[J]. 计算机应用研究 2020(09)
    • [17].浮点类型有效位数计算与应用分析[J]. 软件导刊 2019(04)
    • [18].实现高性能浮点设计[J]. 今日电子 2017(05)
    • [19].一种128位高性能全流水浮点乘加部件[J]. 国防科技大学学报 2010(02)
    • [20].一种128位高精度浮点乘加部件的研究与实现[J]. 计算机工程与科学 2009(02)
    • [21].浮点模型的定点化到产品级代码的生成[J]. 电子设计技术 2010(03)
    • [22].最新DSP产品浮点处理实现飞跃[J]. 电子设计技术 2010(06)
    • [23].基于FPGA单指令浮点乘法自主控制器设计[J]. 计算机测量与控制 2014(10)
    • [24].一种快速浮点乘法单元的设计与实现[J]. 西安邮电大学学报 2013(01)
    • [25].TI推出低成本浮点Piccolo MCU[J]. 世界电子元器件 2011(02)
    • [26].基于FPGA的块浮点FFT的实现[J]. 兰州理工大学学报 2009(04)
    • [27].浮点DSC使控制系统如虎添翼[J]. 今日电子 2008(04)
    • [28].基于启发式搜索的浮点表达式设计空间探索方法[J]. 计算机应用 2020(09)
    • [29].基于粗粒度可重构处理器的浮点乘加算法[J]. 天津大学学报(自然科学与工程技术版) 2017(04)
    • [30].理解峰值浮点性能计算[J]. 中国电子商情(基础电子) 2015(06)

    标签:;  ;  ;  ;  

    高性能浮点乘、加部件的研究与实现
    下载Doc文档

    猜你喜欢