基于IXP2350的IP DSLAM的下行数据面实现

论文摘要

互联网是信息社会的基础设施，而ADSL接入做为目前宽带接入的核心技术之一，其关键设备DSLAM的研究受到了人们的广泛重视。但是传统DSLAM设备要么基于通用处理器构架，要么基于ASIC芯片构架，前者性能不够，后者可扩展性较差。在这种情况下，为了提高DSLAM设备的转发性能，增强其功能灵活性，满足网络宽带化和综合化的要求，本文采取了具有强大处理性能和高度灵活性的IXP2350来实现DSLAM设备，本文主要论述了下行数据面的实现。本文先简要地介绍了IP DSLAM、网络处理器等基础知识，然后，重点描述了数据面的下行实现方案。与上行数据面相比，下行数据面的实现更为复杂，它的作用主要是将近来的以太包转化为ATM信元，共有以太接收、数据处理、调度、AAL5发送等4个模块，分别运行在4个ME上，对数据进行并行处理。我们详细描述了各个模块的实现方法，包括所使用的数据结构，数据处理流程。之后，我们使用IXA平台对该软件进行了仿真验证，结果表明该软件运行正常，能达到预期的功能，这样，我们就验证了文中提出的DSLAM下行通道实现方案的正确性。最后，论文对基于网络处理器的DSLAM设计的未来方向作了展望。

论文目录

• 中文摘要
• ABSTRACT
• 1 引言
• 1.1 研究背景
• 1.2 选题意义
• 1.3 国内外研究现状
• 1.4 论文工作
• 2 DSLAM设备简介
• 2.1 ADSL简介
• 2.1.1 ADSL概述
• 2.1.2 ADSL接入模式简介
• 2.2 DSLAM简介
• 2.2.1 DSLAM概述
• 2.2.2 ATM-DSLAM
• 2.2.3 基于ATM内核的IPDSLAM
• 2.2.4 基于IP内核IPDSLAM
• 2.3 本章小结
• 3 网络处理器IXP2350简介
• 3.1 网络处理器简介
• 3.1.1 网络处理器的产生背景
• 3.1.2 网络处理器的定义
• 3.1.3 网络处理器的基本组成
• 3.2 基于IXP2350的核心技术分析
• 3.2.1 多处理机制
• 3.2.2 多线程机制
• 3.2.3 串行数据流处理问题
• 3.2.4 分布式缓存
• 4 系统整体设计概述
• 4.1 系统总体设计
• 4.2 数据流程
• 4.3 数据面简介
• 4.4 控制面简介
• 5 系统模块详细设计与实现
• 5.1 下行通道总体设计
• 5.2 Ethernet Receive接收模块分析与设计
• 5.2.1 Ethernet Receive微模块概述
• 5.2.2 数据结构
• 5.2.3 Receive微模块流程设计
• 5.3 DATA Process微模块分析与设计
• 5.3.1 Ether Decap模块
• 5.3.2 IPv4 FWD模块
• 5.3.3 PPP ENCAP模块
• 5.3.4 ETH ENCAP模块
• 5.3.5 LLC ENCAP模块
• 5.4 QM ATM微模块分析与设计
• 5.4.1 QM ATM微模块概述
• 5.4.2 数据结构
• 5.4.3 QM ATM微模块流程设计
• 5.5 TM 4.1模块分析与设计
• 5.5.1 TM 4.1模块概述
• 5.5.2 数据结构
• 5.5.3 TM4.1微模块流程设计
• 5.6 ATM发送模块
• 5.6.1 Transmit模块设计
• 5.6.2.主要数据结构
• 5.6.3.TX处理流程
• 6 仿真与调试
• 6.1 代码编译
• 6.1.1.建立工程
• 6.1.2.代码编译
• 6.1.3.代码连接
• 6.2 创建数据流
• 6.3 仿真
• 6.4 仿真结果
• 7 总结与展望
• 7.1 总结
• 7.2 展望
• 参考文献
• 作者简历
• 学位论文数据集