基于PCI总线的嵌入式设备的性能设计、仿真与优化研究

论文摘要

随着芯片集成度的提高,对于硬件开发人员而言,对芯片内部逻辑功能掌握的要求越来越低,而同时因为网络技术的发展,接口的数据传输速率越来越高,需要硬件人员熟悉芯片内部的机制来进行性能设计。本文从对于基于PCI总线的硬件设备接口卡和主板的硬件原理出发,结合目前流量分析上的一些思路,尝试在设备上做性能分析,其目的是想通过模型和数学计算,来设计一定网络流量环境下设备内部的一些硬件参数。本文在模型层次和测试层次对于性能设计都做了开拓性工作。在研究算法和模型的过程中,通过建立两个基本算法和一个修正算法,并且研究这些算法本身的特点和使用场合后,再根据硬件机制、驱动方式和测试结果等方面的知识,把基于PCI总线的设备过程细化划分为几个排队过程,并且设计了基本算法和修正算法对其进行仿真分析,得出一定数据流量情况下对于硬件设备各个排队阶段资源的占用,从而可以估算出所设计设备的各种资源的大小和真正的性能瓶颈所在。随后本文探讨了大流量的模型和基于此的计算分析方法,得出了硬件设计的参考建议。最后,把本文中所设计的算法用到芯片设计中去,实际上这是一种隔离某个接口异常数据大流量的最佳方法。本文所做的工作,对于设备前期的总体体系结构设计阶段、调试阶段和测试阶段的性能设计分别指明了一套有效的方法,同时对于接口卡逻辑设计、驱动和软件设计关于性能和资源占用方面都有借鉴意义。

论文目录

• 第一章 绪论
• 1.1 课题提出背景及意义
• 1.2 国内外研究概况
• 1.3 研究的理论基础与关键技术
• 1.4 论文作者所做的工作、难点和创新点
• 第二章 网络流量分析与设备设计
• 2.1 传统流量分析概述
• 2.1.1 基本系统分析
• 2.1.2 服务时间的分析
• 2.2 设备性能设计估算方法
• 2.2.1 服务资源占用估计
• 2.2.1.1 排队论在设备设计中的应用——服务开关性分析
• 2.2.1.2 基本算法一（BASE-1）
• 2.2.1.3 基本算法二（BASE-2）
• 2.2.1.4 BASE-1 算法与BASE-2 算法的关系
• 2.2.1.5 数据采集
• 2.2.2 设备资源的合理分配与设计
• 2.3 网络流量到达分布分析方法
• 2.3.1 马尔可夫和嵌入式马尔可夫模型
• 2.3.2 回归模型
• 2.4 自相似模型简介
• 第三章 设备设计中的性能分析
• 3.1 接收硬件机制剖析
• 3.1.1 硬件机制的相同点
• 3.1.1.1 从硬件角度看设备机制
• 3.1.2 单输入缓冲模型的分析
• 3.1.3 多输入缓冲模型的分析
• 3.2 排队级别之间的相关性分析与实现机制探讨
• 3.2.1 各级服务的判断和最佳实现机制
• 3.2.1.1 前后端服务地址分离策略与第一级服务
• 3.2.1.2 内存分配与第二级服务
• 3.3 设备内部资源与算法中参数的关系
• 3.3.1 各种服务时间在工程中的估算
• 3.4 接收过程仿真
• 3.4.1 设备的接口芯片中FIFO 的大小估计及第一级排队统计特性
• 3.4.2 内存中buffer 的大小估计及第二级排队统计特性
• 3.4.3 内存中池开辟的大小估计及第三级排队统计特性
• 3.4.4 多输入缓冲的仿真及特性
• 3.5 发送硬件机制剖析
• 3.5.1 发送过程描述和排队分解
• 3.5.1.1 接收排队与发送排队比较
• 3.5.1.2 服务分析和上下级模块的相关性分析
• 3.5.1.3 固定数目发送描述符策略与突发的平滑
• 3.5.2 接收和发送过程综合
• 3.5.2.1 发送过程的最佳估计和并行条件的实现机制
• 3.5.2.2 发送与接收总线仲裁与CPU 仲裁
• 3.5.2.3 发送过程仿真
• 3.6 设备性能设计整体策略和参考结论
• 第四章 基于硬件数据流的设备性能设计
• 4.1 系统级的性能测试
• 4.2 基于硬件数据流分析的性能设计
• 4.2.1 MPC824X 系列主板的性能分析
• 4.2.2 MPC824X 系列主板的性能测试
• 4.2.3 小结
• 第五章 算法在芯片设计中的运用
• 5.1 丢弃算法在接口卡芯片设计中使用的原理
• 5.2 设计实现
• 5.2.1 接口卡设计原理
• 5.2.2 详细设计方案
• 5.2.3 后续工作
• 第六章 总结与展望
• 发表论文和科研情况说明
• 致谢