导读:本文包含了银河飞腾论文开题报告文献综述及选题提纲参考文献，主要关键词:以太网,嵌入式,W5300,FPGA
银河飞腾论文文献综述
陈俊,吴家铸,扈啸[1]（2016）在《银河飞腾DSP平台以太网接口的设计与实现》一文中研究指出为了实现基于银河飞腾DSP的嵌入式系统的TCP协议以太网通信功能,采用以太网协议控制芯片W5300设计一种嵌入式以太网接口。本文首先介绍了叁种方案,用在数据采集领域中,通过以太网实现远程控制或数据传输的;然后介绍了系统的硬件结构与设计;进而介绍W5300的内部寄存器、初始化配置、工作流程、接收数据、发送数据;最后对系统功能进行验证,并进行总结。(本文来源于《电子技术与软件工程》期刊2016年03期）
杨琳,吴家铸,扈啸,田希[2]（2015）在《互相关运算在银河飞腾DSP上的实现及优化》一文中研究指出在信号处理领域中,互相关运算对于寻找未知信号中的特性具有重要的作用。互相关常被用于图像匹配、粒子图像测速等领域。针对互相关运算计算量大而实时系统中要求较快运算速度的问题,利用银河飞腾多核DSP(YHFT-QDSP)的FFT加速器完成二维FFT运算,在YHFT-QDSP上实现了互相关运算,从而提高了互相关运算在实时系统中的性能,并在此基础上针对输入数据大小的不同提出了若干优化的方法,进一步提高了互相关运算的性能。(本文来源于《计算机科学》期刊2015年11期）
靳强[3]（2011）在《“银河飞腾-DX”DSP高效二级cache的设计与实现》一文中研究指出近年来,数字信号处理器(DSP)得到越来越广泛的应用,但DSP性能的提升同样面临“存储墙”问题带来的设计瓶颈,解决这个问题的重要途径就是设置多级存储结构。在当今DSP设计中,“cache+RAM”的二级存储体系结构已成为片内存储结构的主要选择,它不仅担任片内存储器的职责,同时还负责DSP核与外存之间的通信任务。因此,如何设计一种高效的“cache+RAM”片内二级存储结构,特别是一种高效的二级cache工作机制,是DSP设计中的一个关键问题。“银河飞腾-DX”DSP是我院自主研发的高性能定点DSP,采用超长指令字结构(VLIW),每个取值包由8条指令组成,最多可在一拍内完成8条指令的分配与执行。采用片内二级存储体系结构,二级存储器为总容量为1MB的共享“cache+RAM”的可配置结构,用户可根据实际应用程序的需要灵活调整二级存储器中cache和RAM的比例。本文围绕高效二级cache的设计实现进行研究,主要包括以下几方面工作。首先,分析了一般的Cache的设计方法,全面考察了主流DSP芯片中cache的性能要求和实现技术,设计实现了“银河飞腾-DX”DSP中L2 cache的缺失流水线结构。L2 cache的缺失流水线能够流水地处理L1的缺失请求,能够有效隐藏L1缺失请求在L2 cache中的命中时间,在“银河飞腾-DX”DSP平台上的RTL级模拟测试表明,L2 cache缺失流水线对处理访问L2存储器的缺失请求最多可达到1.31的加速比。其次,分析了实际应用程序对于cache的访存行为,总结出两种可以进行预测的访存失效地址序列类型,并针对这两种访存失效地址序列类型设计了一种步长自适应二级cache预取机制。该机制针对二级cache的工作特点,使用访存失效地址的cache块地址作为查询预取表的索引,简化了在cache基础上设计添加预取结构的硬件实现。同时,预取机制引入信心系统机制,能够有效地降低cache的失效率。对SPEC2006测试程序的运行结果表明,步长自适应二级cache预取机制对程序访存的失效率最多可降低4.5%,对程序的加速比最大可达1.3。最后,结合L2 cache缺失流水线结构和步长自适应二级cache预取机制,在“银河飞腾-DX“DSP平台上设计了带有预取结构的L2 cache缺失流水线。该结构综合了缺失流水线和步长自适应二级cache预取机制的优势,能够进一步提升“银河飞腾-DX”DSP的系统访存性能。(本文来源于《国防科学技术大学》期刊2011-11-01）
唐振中[4]（2007）在《基于JTAG标准的“银河飞腾”DSP仿真/测试结构设计与实现》一文中研究指出数字信号处理器(DSP)是一种用于数字信号处理的嵌入式专用处理器。“银河飞腾”系列DSP(简称YHFT-DSP)是国防科技大学计算机学院设计的一系列高性能32位DSP芯片。本文在深入研究了YHFT-DSP体系结构的基础上,结合DSP开发软件和测试的实现功能,设计实现了兼容JTAG(Joint Test Action Group)标准的仿真/测试硬件结构和编写了YHFT-IDE集成开发环境驱动层核心代码。仿真/测试硬件结构是DSP硬件的重要组成部分。仿真/测试结构支持软件调试的功能有:软硬件断点设置和取消、指令流水线控制、CPUcore寄存器文件和存储空间的读写等;支持测试的功能有:边界扫描寄存器值的扫入和扫出、存储器自测试等。本文分析了仿真/测试结构的功能,完成了总体结构设计,扩展了JTAG标准中指令寄存器的长度,增加了仿真命令,提出并实现了一种软硬件联合控制的准确流水线站边界的仿真调试控制机制,实现了叁种启动方式和两种BIST地址的存储器自测试结构。编写了全部RTL级代码和集成开发环境驱动层核心代码,并对所做设计进行了较为完备的模块验证和系统验证。仿真/测试结构已经应用于YHFT-DSP芯片设计该芯片已经投片生产。投片后验证结果表明,本文所实现的功能正确,运行正常,完全达到预定设计目标。(本文来源于《国防科学技术大学》期刊2007-11-01）
褚勋富[5]（2007）在《“银河飞腾”DSP仿真/测试部件设计与验证》一文中研究指出数字信号处理器(DSP)是一种用于数字信号处理的嵌入式专用处理器。“银河飞腾”系列DSP(简称YHFT-DSP)是国防科技大学计算机学院设计的一系列高性能32位DSP芯片。本文在深入研究了YHFT-DSP体系结构的基础上,结合DSP开发软件和测试的实现功能,设计实现了兼容JTAG(Joint Test Action Group)标准的仿真/测试部件。仿真/测试部件是DSP硬件的重要组成部分。该部件由仿真/测试访问端口ETAP(Emulation/Test Access Port)、控制域访问端口CDAP(Control Domain AccessPort)、控制域CD(Control Domain)、分析域AD(Analysis Domain)、存储域MD(Memory Domain)和边界扫描寄存器BSR(Boundary Scan Register)等模块组成。仿真/测试部件支持软件调试的功能有:软硬件断点设置和取消、指令流水线控制、CPUcore寄存器文件和存储空间的读写等;支持测试的功能有:边界扫描寄存器值的扫入和扫出、全芯片扫描测试等。本文分析了仿真/测试部件功能,完成了总体结构设计,扩展了JTAG标准中指令寄存器的长度,增加了仿真命令,提出了一种具有准确流水线站边界的仿真调试控制机制,编写了全部RTL级代码,并对所做设计进行了较为完备的模块验证和系统验证。验证结果表明,本文所实现的功能正确,运行正常,完全达到预定设计目标。仿真/测试部件已经应用于YHFT-DSP芯片设计。该芯片已经投片生产。(本文来源于《国防科学技术大学》期刊2007-04-01）
彭贵福[6]（2007）在《银河飞腾DSK板及其USB2.0仿真器设计》一文中研究指出银河飞腾DSP是我国第一款超长指令字结构(VLIW)的高性能32位数字信号处理器,在军用和民用领域都具有广阔的应用前景。工欲善其事,必先利其器。在国产DSP的推广过程中,配套的开发工具是必不可少的。本文的目的就在于为银河飞腾DSP解决硬件开发工具(即开发板及硬件仿真器)的问题,加快银河飞腾DSP的开发利用。本文基于银河飞腾DSP设计的开发板是一个比较完整的DSP系统,有助于用户熟悉和使用银河飞腾DSP,也可以作为用户程序的初步运行对象,为用户设计自己的系统提供参考。依据DSP应用和调试的需要,自行设计的银河飞腾DSP开发板主要由五个模块组成:仿真、时钟、电源、外部存储器接口、多通道缓冲串口。本文详细介绍了各个模块的原理和硬件电路设计,说明了各外围芯片与DSP的连接和通信关系,并完成了印制电路板的设计。此外,本文还设计了两款基于USB2.0协议的硬件仿真器,用于实现对银河飞腾DSP系统的在线调试。其一是HPI仿真器,通过USB口对HPI的访问来实现对银河飞腾DSP系统的调试;其二是JTAG仿真器,其作用是通过JTAG边界扫描实现调试功能。这两款仿真器硬件结构完全一致,差别仅在于USB2.0软件,这也正是本课题研究的重点。本文末尾利用HPI仿真器对开发板系统进行了调试和验证,通过对几个实例程序在开发板上运行情况的分析,验证了开发板设计的合理性、功能的正确性以及HPI仿真器的实用性。到目前为止,HPI仿真器已在多个项目中发挥了调试作用,达到了预期的设计目的。(本文来源于《国防科学技术大学》期刊2007-04-01）
叶静[7]（2007）在《“银河飞腾”DSP的IP核物理设计与优化》一文中研究指出一方面,随着集成电路(IC)设计技术和制造工艺的不断发展,市场需求不断增加,如何在规定的时间内完成复杂的设计已经成为越来越多的设计人员经常要面对的问题。另一方面,在需求牵引和技术推动的双重作用下,出现了将整个系统集成在一个芯片上的概念,即所谓的片上系统(SoC)。那些面积小、速度快、功耗低、可靠性好的设计具有很大的IP价值,将被集成系统复用。不管是IC设计还是SoC中的IP设计,物理设计都是一个重点和难点问题。由于工艺参数的缩小,随之出现的许多新的问题将变得更加复杂,如串扰、电迁移问题等。物理设计是顶层体系规划和底层建模的桥梁,在整个设计周期中占据越来越重要的位置。本文在YHFT-Dx芯片的IP化基础上,对物理设计中关注的一系列问题进行了研究,其中D3 IP已经交付用户使用。本文主要工作包括:1.布局规划作为物理设计中的关键步骤,其好坏直接影响布局布线的效果。本文针对DSP结构特征对布局规划阶段硬核模块的排列和调整方法,以及对基于标准单元区域的布局规划方法进行了分析和研究,并给出了两个IP核较好的布局规划方案。2.电源压降和电迁移问题变得十分重要,电源需要供应到每个逻辑单元,电源网格将布满整个芯片。因此,电源网格设计的好坏对性能、功耗、面积都有很大的影响。YHFT-Dx IP核在最坏情况下,结合精确的环带状电源线设计技术将压降控制在供电电压的5%以内,并解决了电子迁移现象严重的问题,从而增强了系统的可靠性。3.减小时钟偏差和时钟延迟是时钟网络规划及时钟布线的主要目标。文中采用了基于平衡缓冲树的时钟树综合方式对时钟网络设计流程和优化方法进行描述,最终得到的结果表明时钟布线的全局偏差控制在时钟周期的5%以内,符合时钟设计性能要求。4.基于时序驱动和拥塞驱动的布局布线可以减小电路延迟,满足时序要求,同时对可布通性问题很有帮助,从而减小设计迭代的次数。文中采用Astro等工具对YHFT-Dx IP核进行了时序和拥塞驱动的物理设计,得到了较好的时序结果,同时设计效率也得到提高。结果分析表明,典型情况下时钟周期为6ns,达到系统设计目标。5.IP核的验证是设计过程中重要环节,直接关系着IP核能否交付。本文设计通过了最终的时序和物理验证,并且提供用于SoC设计的各种相关视图。(本文来源于《国防科学技术大学》期刊2007-03-01）
何肇雄[8]（2006）在《基于“银河飞腾”-DSP的嵌入式移动电子阅读器的设计与实现》一文中研究指出随着现代电子技术的迅猛发展和嵌入式系统技术的广泛应用，人类文明的载体——书籍，已经从纸向磁盘、光盘等数字形式转变。为了满足人们移动阅读书籍的需求，集硬件与软件一体、采用嵌入式设计方案构建的移动电子阅读器进入了人们的日常生活。它改变了人们的阅读习惯，预示着阅读无纸化时代的到来。研究和开发一个功能齐全、系统稳定、价格低廉的电子阅读器，已成为嵌入式产品应用研究的热门课题。论文首先分析了嵌入式移动电子阅读器的特点及发展趋势，介绍了国防科大计算机学院自主研制的高性能定点数字信号处理器“银河飞腾”—D4B，阐述了以“银河飞腾”-DSP为核心设计的嵌入式电子阅读器的总体软硬件结构。通过对USB协议的研究，提出嵌入式系统下的USB主机系统的实现方案，详细设计了采用“Philips ISP1761”高速USB主控制芯片的USB主机系统，包括USB硬件接口电路，以及由USB主机协议系统、Mass Storage类协议软件和FAT文件系统软件叁部分组成的系统软件。接着深入研究BMP、JPG、TXT、PDF等文件的文档格式，提出在嵌入式系统下电子阅读器的软件设计方案，自主完成了软件结构设计，实现对这些格式的电子书的解析。最后根据嵌入式移动电子阅读器的功能需要，设计实现了嵌入式移动电子阅读器的显示系统，包括液晶屏LCD显示模块，以及可以通过AV接口连接电视机的标准视频输出系统。(本文来源于《国防科学技术大学》期刊2006-11-01）
段博海[9]（2006）在《银河飞腾DSP模拟验证平台的设计与实现》一文中研究指出随着现代微处理器规模和复杂度的不断增大，功能验证已经成为设计的瓶颈。有效的功能验证可以尽早发现微处理器设计错误，减小错误对设计的影响。目前，模拟验证仍然是验证的主要手段，但是完全手工生成用于模拟验证的测试程序效率低，已不能满足微处理器设计验证的需要。银河飞腾DSP是国防科大自主研制的一款采用超长指令字结构的32位浮点DSP，它指令集丰富，功能强大，已经过了投片试用。虽然成品的大致功能正确，但在前期的设计验证中没有使用规范系统的验证流程，对相关功能的正确性信心仍然不足。为了芯片能够工作于更苛刻的条件，更复杂的应用，本文研究了目前国际上验证的主要方法及发展现状，深入分析了银河飞腾DSP功能与结构特点，使用完善的功能验证理论为支持，使用专门的验证工具，对银河飞腾DSP进行了更加细致和精密的验证，设计了从模块级到指令级再到系统级的验证平台解决方案。在模块级，根据待测部件的特点，将模块功能分为控制功能和运算功能两个部分，并使用不同的激励生成方法进行验证。对控制功能，强调状态覆盖的特点，使用了带约束随机的直接激励验证方法。对运算功能，针对其数据量大的特点使用了指令级的定向生成的方法。对两个方面功能的验证中都使用了功能覆盖驱动的验证技术，提高了验证的效率。在指令级，通过分析验证的难点和需求，提出在指令模型的基础建立验证平台的方案。文中提出了一种层次化、模块化的指令级验证平台的框架，它指明了验证平台中各个层次的工作，为底层的指令模型定义了明确的接口。依照银河飞腾DSP的指令系统规范和验证平台的接口需求，建立了银河飞腾DSP的指令模型，并使用该指令模型对内核系统进行了系统的功能验证。在系统级，采用外接银河飞腾DSP真实运行所需外围设备的行为级模型的方法搭建模拟环境。在模拟环境中实现了外接设备的行为级模型、参数自动配置、激励程序自动加载，极大的提高了验证的效率。(本文来源于《国防科学技术大学》期刊2006-10-01）
罗飞[10]（2006）在《“银河飞腾”DSP乘法部件及算术逻辑运算部件的设计》一文中研究指出YHFT-DSP是一款高性能32位的定点DSP,它采用VLIW(超长指令字)技术,一个节拍内最多可以发射8条指令。本论文在提出一种CPU研制思路的同时,对YHFT-DSP的乘法部件以及算术逻辑运算部件的设计、验证、逻辑综合等技术进行了深入研究。乘法部件是CPU内核中的重要功能部件之一,乘法操作的性能是评价DSP性能的一个重要指标。在乘法部件的设计中,充分吸收了国际上先进的乘法器设计技术并结合了设计本身的特点,对部分积的产生和压缩部分的深入研究,SIMD乘法算法的提出以及16×32位整数乘法的实现,多类型指令的电路复用,流水线的合理设计均是本设计中的特色所在。算术逻辑运算部件也是CPU内核中的功能部件之一,主要负责完成各类算术运算和逻辑运算。设计中阐述了SIMD类算术指令的实现方法,对于子功能模块的合理划分和总体结构的设计是关键所在。本文还从模块级和系统级两个方面对设计进行了模拟验证,在分析了验证方法的基础上,提出了本设计的验证方法,开发了有效的、完备的测试码,构建了测试模型,验证了设计的正确性。在论文的最后阐述了对两个部件的逻辑综合过程,首先总结了前述设计中优化的方面,然后对优化完的设计进行综合,结果表明两个部件在0.18微米工艺下的工作频率分别达到303.03MHz和384.62MHz,基本达到所要求的性能指标。(本文来源于《国防科学技术大学》期刊2006-10-01）
银河飞腾论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在信号处理领域中,互相关运算对于寻找未知信号中的特性具有重要的作用。互相关常被用于图像匹配、粒子图像测速等领域。针对互相关运算计算量大而实时系统中要求较快运算速度的问题,利用银河飞腾多核DSP(YHFT-QDSP)的FFT加速器完成二维FFT运算,在YHFT-QDSP上实现了互相关运算,从而提高了互相关运算在实时系统中的性能,并在此基础上针对输入数据大小的不同提出了若干优化的方法,进一步提高了互相关运算的性能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
银河飞腾论文参考文献
[1].陈俊,吴家铸,扈啸.银河飞腾DSP平台以太网接口的设计与实现[J].电子技术与软件工程.2016
[2].杨琳,吴家铸,扈啸,田希.互相关运算在银河飞腾DSP上的实现及优化[J].计算机科学.2015
[3].靳强.“银河飞腾-DX”DSP高效二级cache的设计与实现[D].国防科学技术大学.2011
[4].唐振中.基于JTAG标准的“银河飞腾”DSP仿真/测试结构设计与实现[D].国防科学技术大学.2007
[5].褚勋富.“银河飞腾”DSP仿真/测试部件设计与验证[D].国防科学技术大学.2007
[6].彭贵福.银河飞腾DSK板及其USB2.0仿真器设计[D].国防科学技术大学.2007
[7].叶静.“银河飞腾”DSP的IP核物理设计与优化[D].国防科学技术大学.2007
[8].何肇雄.基于“银河飞腾”-DSP的嵌入式移动电子阅读器的设计与实现[D].国防科学技术大学.2006
[9].段博海.银河飞腾DSP模拟验证平台的设计与实现[D].国防科学技术大学.2006
[10].罗飞.“银河飞腾”DSP乘法部件及算术逻辑运算部件的设计[D].国防科学技术大学.2006