集成电路老化预测与容忍

论文摘要

集成电路制造工艺不断进步，电源电压持续降低，集成度大大提高，带动了集成电路产业的飞速发展。然而工艺进步也使得集成电路的老化问题变得日益严重。国际半导体技术路线图（ITRS）在2011年的报告中指出，老化正成为半导体电路面临的严峻挑战。随着集成电路特征尺寸的不断减小，负偏置温度不稳定性（NBTI：Negative Bias Temperature Instability）逐渐在集成电路老化效应中占据主导地位，需要科研人员进行深入研究。本文围绕NBTI引起的集成电路老化的预测与动态电路老化防护来展开研究。研究的内容主要涉及：（1）集成电路老化的预测：改进了已有预测老化的sensor，实现了低开销的多故障同时在线监测，消除了由于结构因素造成的误差。（2）集成电路老化的容忍：对于高性能集成电路中常用的多米诺电路，针对其老化，研究容忍方法，并提出对于多米诺电路低功耗与抗老化的联合优化方法。本文的研究内容和主要创新点如下：（1）设计出针对多目标故障的低开销的电路检测结构。多故障同时在线检测是目前故障检测领域的研究热点之一，但多故障同时在线检测往往在功能、面积和功耗等问题上难以取得较好折中。经典检测结构采用动态电路加上大量反馈电路构成故障检测的稳定性检测器，电路面积开销较大，同时在电路运行过程中的功耗开销也很大。为此，本文设计了脉冲发生器来替代经典电路中的稳定性检测器，消除了反馈电路，大大降低了电路的面积与功耗开销。（2）提出检测能力平衡的集成电路老化在线预测/检测方案。已有结构由于晶体管串联堆栈效应，造成了对于电路老化预测/检测能力不平衡。本文提出了一种利用对称或非门来平衡检测能力的老化预测/检测方案，通过对于稳定性检测器中或非门的改造，消除了由于晶体管串联堆栈引起的误差。（3）针对NBTI引起多米诺电路老化，提出一种利用补偿电路保持其性能的方案。多米诺电路常用在高性能芯片的时序关键路径上，NBTI引起的电路老化会导致多米诺电路时延增加、噪声容限降低。本文设计了带有补偿结构的多米诺电路，在电路老化以后开启补偿电路，既延长了电路的使用寿命，又不会增加大量的能量消耗。这种低功耗、容老化的技术有广阔的应用前景。（4）提出利用休眠模式，联合优化多米诺电路老化和漏电流的方案。已有的对于多米诺电路漏电流进行优化的技术加重了多米诺电路的老化。本文使用输入向量控制技术和内部节点控制技术，在集成电路处于休眠状态的时候强制电路进入老化恢复状态，并保证在休眠状态下的低漏电流。实验表明，这种考虑低功耗的抑制NBTI效应的多米诺电路技术减少了最多33%的电路老化，并同时减少了最多79%的漏电流消耗，是一种有效的多目标联合优化技术。

论文目录

• 摘要
• Abstract
• 致谢
• 第一章 引言
• 1.1 研究的背景和意义
• 1.2 集成电路可靠性相关知识介绍
• 1.2.1 HCI 导致的集成电路老化
• 1.2.2 NBTI 引起的集成电路老化
• 1.2.3 亚阈值漏电流
• 1.3 老化研究现状及其局限性
• 1.4 本文的研究内容及贡献
• 1.5 课题来源及论文的组织结构
• 第二章 集成电路老化的相关研究
• 2.1 NBTI 效应的反应-扩散模型
• 2.2 NBTI 引起电路衰退的预测解析模型
• 2.2.1 静态 NBTI 衰退模型
• 2.2.2 动态 NBTI 衰退模型
• 2.2.3 长时 NBTI 衰退精简模型
• 2.3 集成电路的老化预测方法
• 2.3.1 集成电路老化的在线预测/监测方法
• 2.3.2 基于预兆单元的集成电路老化检测/预测方案
• 2.3.3 集成电路硅前老化预测
• 2.4 集成电路的老化防护方法
• 2.4.1 基于电路拓扑结构重构的老化防护
• 2.4.2 基于向量恢复的集成电路老化防护
• 2.4.3 基于内部节点控制控制的集成电路老化防护
• 2.4.4 基于动态调整技术的集成电路老化防护
• 第三章 低开销的信号违规检测结构
• 3.1 目标故障
• 3.1.1 目标故障类型
• 3.1.2 目标故障在时序电路中的表现形式
• 3.2 低开销信号违规检测器 LSVD 结构
• 3.3 实验结果
• 3.3.1 故障检测能力分析
• 3.3.2 LSVD 自身抗老化分析
• 3.3.3 面积开销分析
• 3.3.4 功耗开销分析
• 3.4 结论
• 第四章 基于对称或非门的老化预测/检测改进方案
• 4.1 老化预测及能力不平衡的原因
• 4.2 改进的方案
• 4.3 仿真与比较
• 4.3.1 不同工艺尺寸下的相对误差
• 4.3.2 PVT（Process, Voltage and Temperature）对于改进 SC 的影响
• 4.3.3 版图比较
• 4.4 总结
• 第五章 容忍老化的多米诺门
• 5.1 多米诺电路及其老化
• 5.1.1 有足多米诺电路和无足多米诺电路
• 5.1.2 多米诺电路的性能
• 5.1.3 NBTI 效应对于多米诺电路的影响
• 5.2 高扇入多米诺或门
• 5.3 带有老化补偿的容忍老化的多米诺或门电路
• 5.3.1 保持器工作原理
• 5.3.2 输出反相器工作原理
• 5.4 补偿晶体管的控制电路
• ctr 的产生'>5.4.1 保持器补偿电路控制信号 KPR_ctr 的产生
• ctr 的产生'>5.4.2 输出反相器补偿晶体管控制信号 MP3_ctr 的产生
• 5.4.3 控制电路的抗老化分析
• 5.5 老化程度对于补偿晶体管的要求
• 5.6 仿真结果和性能分析
• 5.7 结语
• 第六章 低漏电流、抑制 NBTI 效应的多米诺电路
• 6.1 休眠模式对于多米诺电路老化和漏电流的影响
• 6.2 本章提出的多米诺逻辑电路
• 6.2.1 抑制 NBTI 引起的老化以及降低漏电流的基本思路
• 6.2.2 本章提出的电路技术
• 6.3 实验结果
• 6.3.1 固定 RAS 下 NBTI 导致的多米诺电路性能衰退
• 6.3.2 RAS 对于衰退减少量的影响
• 6.3.3 休眠模式下漏电流的降低
• 6.3.4 动态功耗与面积开销
• 6.4 改进的多米诺电路技术在芯片中的实施
• 6.5 结论
• 第七章 结束语
• 7.1 主要研究工作
• 7.2 下一步工作
• 附录 PTM 65nm 模型
• 参考文献
• 攻读博士学位期间参加的课题和发表的论文