基于AXI接口的多模式AES加解密IP核设计与实现

论文摘要

AES(Advance Encrypt Standard)高级加密标准是国家标准技术研究所于2000年通过征选确定的取代数据加密标准DES(Data Encrypt Standard)的加密算法。AES的算法称为RIJNAEL,它具有软硬件实现方式灵活,安全性强,能够适应差异很大的工作环境等特点,自颁布以来,就成为了研究热点。本文设计了具备低硬件开销,较好的处理能力,兼容多种加密工作模式以适应不同安全性需求的AES IP核,适合工作在手持设备的SoC芯片中。设计从算法入手,从AES算法的每个步骤,都作了低硬件开销的复用设计。在字节变换中,采用复合域变换的方式取代查找表方法;在列混合中,通过矩阵变形将电路全部采用异或门实现;在加密和解密两种不同的过程中,通过采用等效解密方法实现了最大程度的硬件复用;在兼容性方面,设计了四种工作模式,包括两种反馈,两种非反馈模式以适应不同的加密工作需求等。AES IP核作为SoC设计,必须选择片上总线作为接口,本文采用了ARM公司最新的AXI(Advanced eXtensible Interface)总线,该总线具备高带宽、低延时、设计非常灵活等特点,目前已经成为SoC中使用最为广泛的片上总线标准。AES核做为SoC系统中的从设备,整个IP核包含了AXI接口,两个非对称FIFO与DMA接口,以及AES加解密核。其中AXI从接口本文采用了状态机设计,最大程度减小了硬件开销,并设计了低功耗接口,接口逻辑仅占用992门。本文利用仿真工具Synopsys VCS以及Novas Verdi在Synopsys公司的的验证平台VMT(Verification Modeling Technology)下通过了功能验证,并且在Xilinx公司的VIRTEX5系列XC5VLX330T芯片中通过FPGA验证。使用90nm工艺库在Design Compiler中完成逻辑综合,总门数仅为24.3K,在133Mhz的工作频率下,拥有1.4Gbps的吞吐量,说明其具有较好的处理能力与相对低的硬件开销,完全可以胜任手持设备的通讯需求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 AES 的研究背景
• 1.1.1 密码学及其历史
• 1.1.2 数据加密标准DES
• 1.1.3 高级加密标准AES 的由来和发展
• 1.2 本文的研究动机
• 1.2.1 国内外研究动态
• 1.2.2 本论文选题的目的及意义
• 1.3 论文结构安排
• 第二章 AES 算法原理介绍
• 2.1 有限域中的计算
• 8）中的加法'>2.1.1 GF（2⁸）中的加法
• 8）中的乘法'>2.1.2 GF（2⁸）中的乘法
• 2.2 AES 算法介绍
• 2.2.1 字节变换（SubBytes）
• 2.2.2 行移位（ShiftRows）
• 2.2.3 列混合（MixColumns）
• 2.2.4 加轮密钥（AddRoundKey）
• 2.2.5 AES 密钥编排方案
• 2.3 AES 解密与等价解密算法
• 2.3.1 AES 直接解密法
• 2.3.2 等价解密算法
• 2.4 本章小结
• 第三章 多模式AES 加解密核电路设计
• 3.1 AES 各个步骤实现方式
• 3.1.1 SubBytes 与Shiftrows 电路实现
• 3.1.2 MixColumns 电路实现
• 3.1.3 密钥扩展实现方式
• 3.2 多模式AES 核整体设计与优化
• 3.3 本章小结
• 第四章 AXI 接口协议介绍与AXI Slave 接口设计
• 4.1 AMBA AXI 总线协议
• 4.1.1 AXI 总线协议体系架构及特点
• 4.1.2 AXI 总线接口信号介绍
• 4.1.3 AXI 总线的基本操作
• 4.2 AXI Slave 接口设计
• 4.3 本章小结
• 第五章 IP 模块的层次结构以及验证综合
• 5.1 模块的顶层结构以及数据流向
• INTF 模块'>5.1.1 AXI_INTF 模块
• 5.1.2 FIFO TX /RX 模块
• CORE 模块.'>5.1.3 AES_CORE 模块.
• DMA 模块'>5.1.4 AES_DMA 模块
• AES 模块的工作方式'>5.1.5 AXI_AES 模块的工作方式
• 5.2 模块的验证
• 5.2.1 基于VMT 验证方法的模块验证
• 5.2.2 基于VCS 的覆盖率验证
• 5.2.3 模块的仿真验证结果分析
• 5.3 模块的综合
• 5.7 本章小结
• 结论
• 参考文献
• 攻读学位期间发表的论文
• 致谢