多功能网络测试仪设计及分组处理模块FPGA实现

论文摘要

随着宽带网络设备的迅速发展,国内对网络测试设备的需求也越来越大。国外虽已经研制出多种网络测试设备,但这些测试设备价格昂贵,使用不便,而国内的测试设备功能简单,性能较低,无法满足国内网络设备测试的需要。因此,深入研究多功能网络测试仪的硬件设计方案、GE载荷处理与HDLC分组处理等核心模块的FPGA实现,从而研制性价比高的多功能网络测试仪,具有较大的实用价值。本文首先介绍了国内外网络测试仪研究现状、背景及其意义。其次阐述了SDH技术、HDLC协议和GE的基本工作原理,并对比分析了现有网络测试仪的功能。设计了多功能网络测试仪硬件平台的总体实现方案,详细讨论了SDH、AAL5和测试数据处理器等芯片的硬件设计。在此基础上,设计了测试仪核心部件测试数据处理器的整体方案,重点研究了其GE载荷处理模块和HDLC分组处理模块的功能和实现方案。在Altera公司的StratixⅡ系列FPGA平台上,编写VHDL代码实现了HDLC分组处理模块各子模块的功能,并完成整体仿真验证。经过仿真与分析,所实现的各子模块完全满足测试仪设计要求。最后总结全文,提出了需进一步研究方向。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 国内外测试技术研究现状
• 1.1.1 SDH 测试技术
• 1.1.2 GE 测试技术
• 1.2 研究背景及其意义
• 1.3 论文内容安排
• 第二章 通信协议基本原理与现有网络测试仪功能
• 2.1 SDH 基本原理
• 2.1.1 SDH 概述
• 2.1.2 STM-N 的帧结构
• 2.1.3 SDH 的复用映射
• 2.2 HDLC 基本原理
• 2.2.1 HDLC 概述
• 2.2.2 HDLC 的链路结构
• 2.2.3 HDLC 的帧结构
• 2.2.4 HDLC 的帧类型
• 2.3 GE 基本原理
• 2.3.1 GE 概述
• 2.3.2 物理层
• 2.3.3 MAC 层
• 2.4 现有网络测试仪功能对比及分析
• 第三章 多功能网络测试仪的硬件方案设计
• 3.1 多功能网络测试仪的功能
• 3.2 测试仪硬件平台的总体方案设计
• 3.2.1 光电转换模块
• 3.2.2 SDH 线路接口模块
• 3.2.3 GE 控制模块
• 3.2.4 测试数据处理器
• 3.2.5 AAL5 处理模块
• 3.2.6 PCI 接口转换模块
• 3.2.7 微机控制模块
• 3.3 SDH 及AAL5 芯片硬件设计
• 3.3.1 光电模块硬件设计
• 3.3.2 SDH 线路接口芯片硬件设计
• 3.3.3 AAL5 芯片硬件设计
• 3.4 测试数据处理器硬件设计
• 3.4.1 芯片的选择
• 3.4.2 配置电路设计
• 3.4.3 电源滤波电路设计
• 第四章 GE 载荷与 HDLC 分组处理模块方案设计
• 4.1 测试数据处理器的整体方案设计
• 4.2 GE 载荷处理模块设计
• 4.2.1 GE 载荷处理模块组成及功能
• 4.2.2 GE 测试模块
• 4.2.3 时延数据处理模块
• 4.2.4 逻辑控制单元
• 4.2.5 PoS-PHY Level 3 接口模块
• 4.3 HDLC 分组处理模块设计
• 4.3.1 HDLC 分组处理模块结构框图及功能
• 4.3.2 发送方向模块设计
• 4.3.3 接收方向模块设计
• 第五章 HDLC 分组处理模块的 FPGA 设计与仿真验证
• 5.1 Altera FPGA 开发环境与设计流程
• 5.1.1 Altera FPGA 开发环境
• 5.1.2 FPGA 设计流程
• 5.2 发送方向的FPGA 设计与仿真验证
• 5.2.1 发送方向实现方案及功能简介
• 5.2.2 HDLC 帧生成模块
• 5.2.3 优先级调度模块
• 5.3 接收方向的FPGA 设计与仿真验证
• 5.3.1 接收方向实现方案及功能简介
• 5.3.2 帧分类处理模块
• 5.3.3 HDLC 帧处理模块
• 5.4 HDLC 分组处理模块整体仿真验证
• 结束语
• 致谢
• 参考文献
• 作者在读期间研究成果