基于FPGA的高精度测时仪研制

论文摘要

高精度时间间隔测量在破片速度测试、起爆网络及炮口引信速度装订中具有十分重要的意义。目前常用测时仪普遍存在着测量精度、分辨率不高等问题,不能满足高精度测时的需要。基于脉冲法计时原理及分析常用测时仪测量误差的基础上,提出了一种基于相位调制高精度测时仪的计时原理及实现方法,完成了测时仪的研制工作。结合脉冲计数法,讨论了相位调制法的测时原理,探讨了高精度测时仪的测量精度,确定了高精度测时仪的技术指标,提出了测时仪的总体设计方案；采用LM324、LM339等基本元件完成测时仪信号调理电路的设计,将区截装置信号转变成幅度为3.3V、边沿陡峭的方波脉冲信号,供FPGA识别；选择EP3C16Q240芯片搭建FPGA硬件电路,实现了时间间隔的高精度测量,该电路的功能包括计时启动、停止信号的整合及16路具有均匀相位差相移时钟的产生等；设计了以MSP430F149为核心的单片机电路,避免了和FPGA之间通信时电平转换,降低了测时仪的功耗,同时利用其强大的处理能力对通信获得的数据进行计算,获得时间间隔测量值；选用MAX7219驱动的数码管作为测时仪显示电路,方便测量结果的显示与测时仪容量的扩展；利用精密可编程脉冲发生电路考核了测时仪性能,并与常用脉冲计数法测时仪进行了比对测试,测试结果表明：研制的测时仪在不提高晶振频率的情况下实现了250ps的计时分辨率,具有测量精度高、速度快、结构简单、成本低等特点。

论文目录

• 摘要
• Abstract
• 目录
• 1 绪论
• 1.1 研究目的和意义
• 1.2 时间间隔测量方法
• 1.3 国内外研究现状
• 1.4 本文主要工作
• 2 基于相位调制的高精度测时原理研究
• 2.1 概述
• 2.2 脉冲计数法测时原理及精度分析
• 2.3 相位调制测时法原理及精度分析
• 2.3.1 相位调制测时法原理
• 2.3.2 相位调制测时法精度分析
• 2.3.3 相位调制测时法特点分析
• 2.4 相位调制测时法的FPGA实现
• 2.4.1 锁相环的工作原理
• 2.4.2 时钟数字移相的原理
• 2.4.3 移相时钟的计数实现
• 2.4.4 相位调制测时法的总体实现
• 2.5 本章小结
• 3 系统总体方案设计
• 3.1 概述
• 3.2 系统要求分析及设计原则
• 3.3 测时仪总体方案
• 3.3.1 测时仪工作原理
• 3.3.2 测时仪总体组成
• 3.4 测时仪子模块设计
• 3.4.1 信号调理模块
• 3.4.2 FPGA模块
• 3.4.3 单片机模块
• 3.4.4 显示模块
• 3.5 本章小结
• 4 高精度测时仪硬件设计
• 4.1 概述
• 4.2 信号调理电路
• 4.3 FPGA及其基本电路设计
• 4.3.1 FPGA器件的选型
• 4.3.2 FPGA基本电路设计
• 4.4 单片机及其外围电路设计
• 4.4.1 单片机的选型
• 4.4.2 通信电路设计
• 4.4.3 显示电路设计
• 4.5 PCB电路中的抗干扰设计
• 4.6 本章小结
• 5 高精度测时仪软件设计
• 5.1 概述
• 5.2 FPGA程序设计
• 5.2.1 FPGA的开发环境及语言
• 5.2.2 信号捕捉模块设计
• 5.2.3 锁相环模块设计
• 5.2.4 计数器模块设计
• 5.2.5 数据转换模块设计
• 5.2.6 分时传输模块设计
• 5.2.7 并串转换模块设计
• 5.2.8 相位调制测时法整体程序设计
• 5.2.9 FPGA程序优化设计
• 5.3 单片机程序设计
• 5.3.1 单片机的主要任务
• 5.3.2 与FPGA通信模块设计
• 5.3.3 数据处理模块设计
• 5.3.4 显示模块设计
• 5.4 测时仪整体工作流程
• 5.5 本章小结
• 6 测时仪调试与整体分析
• 6.1 概述
• 6.2 测时仪误差分析
• 6.3 测时方案的完善
• 6.4 测时仪调试及数据分析
• 6.4.1 标准脉冲信号的产生
• 6.4.2 时间间隔测量试验
• 6.4.3 测量对比试验
• 6.5 系统整体性能评价
• 6.6 本章小结
• 7 总结与展望
• 7.1 全文总结
• 7.2 展望
• 致谢
• 参考文献
• 附录A
• 附录B