导读:本文包含了硬件视频编码论文开题报告文献综述及选题提纲参考文献，主要关键词:HEVC,帧内预测,现场可编程门阵列,硬件加速器
硬件视频编码论文文献综述
夏正鹏,李开宇[1]（2017）在《高效视频编码(HEVC)帧内预测的硬件实现方案》一文中研究指出为了满足实时性要求,提出了基于现场可编程门阵列(field-programmable gate array,FPGA)的帧内预测并行化设计架构。通过并行架构来减少运算等待时间,通过查找表简化了参考像素选取过程,通过预测运算单元来降低计算复杂度和硬件实现的难度。实验代码通过Verilog HDL编写,通过Modelsim SE 10.1a进行仿真,并在Xilinx Virtex6 XC6VLX760 FPGA上综合。结果表明,该结构完成32X32块的预测需要570个时钟周期,在100 MHz时钟频率下,可以对60 f/s,分辨率为1 920×1 080的视频帧序列进行实时编码,满足实时性要求。(本文来源于《电子测量技术》期刊2017年09期）
孙永林[2]（2015）在《基于视频编码芯片MG3500的数字视频记录仪的硬件设计》一文中研究指出飞机平显、多功能显示器等6路彩色视频和机内外通话、语音告警等音频信息,是分析飞行员训练水平、作战能力和机载设备故障的重要信息来源,在日常训练中发挥极为重要的作用。叙述了基于视频编码芯片MG3500的机载多路数字音视频记录系统的硬件设计与实现。(本文来源于《科技视界》期刊2015年25期）
孙金庆,周风余,杨阳,唐相猛,刘兆琦[3]（2015）在《基于多硬件编码器协同的高效红外视频编码》一文中研究指出针对火灾现场无线信道环境恶劣、误码率较高等问题,提出了一种基于多硬件编码器协同的信源信道联合编码方案。采用复合控制方法,闭环控制方面,接收端将视频质量评估结果实时反馈给发送端进行发送质量调整;开环控制方面,针对反馈信道可能失败的问题,采用3个编码器对来自同一热像仪的视频进行不同压缩比的H.264编码,根据陀螺仪提供的热像仪姿态参数,选择其中最适合的一个码流送入数传电台。试验结果表明,该系统在保证带宽要求的基础上,提高了PSNR(peak signal to noise ratio)值,并提高了系统的实时性与可靠性。(本文来源于《山东大学学报(工学版)》期刊2015年04期）
左石凯[4]（2015）在《基于HEVC的视频编码算法及硬件体系结构研究》一文中研究指出随着生活质量的不断提高,对高品质多媒体终端的需求也在不断增长。UHD、4KTV等高分辨率、高帧率的视频终端不断涌现,8KTV品质的视频终端不久也将进入家庭。人们对媒体视听效果的无止境需求,给视频编码技术发展带来了极大挑战。HEVC是一种新的视频压缩标准,可以满足4KTV、8KTV等编码需求,相比于H.264标准,其压缩效率提高了50%–70%,复杂度增加了2–4倍。由于HEVC编码算法计算量大、访存带宽高,所以HEVC编码算法的设计和优化以及相应硬件实时编码系统的研发成为该技术迅速进入市场应用的关键,且已成为其面向市场应用的研究热点。考虑HEVC编码算法的高复杂度,利用通用处理器平台无法完成4K以上HEVC实时编码任务,开发专用的HEVC视频编码IC是目前比较有效的方法。目前市场上H.264编解码的市场占有率80%以上,考虑到编码产品市场的兼容性需求,要求新的编码终端能够兼容HEVC和H.264编码算法。依据以上情况,论文针对新一代视频编码算法优化及其相应的硬件系统架构进行深入研究。论文对HEVC视频编码的关键算法和硬件实现方法进行研究。针对硬件实现,改进和优化了帧内预测与帧间预测等视频编码算法,提出了相应的硬件实现体系架构,完成了RTL级硬件建模。新的体系架构兼容H.264标准,能够在单帧间参考帧、搜索区域为[-16,16]情况下完成7680×4320@35.07fps视频实时编码。本文的主要研究工作包括:论文研究了HEVC编码软件中编码块的帧内编码纹理模式与编码块像素方向梯度和的相关性,提出了基于编码块纹理特征的帧内编码模式选择算法。为降低纹理参数提取的计算量,本文利用图像帧中空间相邻像素具有强相关性这一特点,隔行提取了待编码图像块四个方向相邻像素梯度和作为纹理参数,依据此参数依次判断当前CU是否进行帧内预测计算以及下一深度划分和预估当前编码块纹理。论文提出的纹理参数提取方法易于VLSI实现,可用帧内预测原有硬件电路实现参数提取,从而提高帧内预测硬件电路效率。针对H.264编码,仅需要提取水平与垂直两个方向的相关度参数,来评估当前宏块纹理平坦度,据此对I16MB、I4MB帧内模式进行选择。通过实验证明该算法在有效地降低帧内预测计算量的同时,视频压缩质量与压缩率变化较小。论文研究了帧内预测代价与待编码块像素相关度之间的相关性,提出了帧内/帧间判决优化算法。具体在P/B帧的帧间预测过程中,对需要帧内预测的编码块进行像素相关度计算,以估计其帧内预测代价。再将该值与编码块的帧间匹配代价进行比较,从而判断该编码块是否需要进行帧内预测计算,减少了帧内预测的冗余计算。最后通过实验表明该算法能够在保证视频编码质量情况下,降低帧内/帧间判决算法复杂度。同时完成CU帧内优化以及帧内/帧间判决优化算法的RTL级映射电路,通过仿真实验评估上述优化算法的硬件电路性能。论文针对HEVC参考软件运动估计过程中的数据路径依赖以及编码块多层次划分编码函数递归调用问题,提出了适于VLSI实现的并行运动估计搜索算法。为进一步提高运动匹配速度,对当前编码块的搜索中心点匹配残差与搜索范围之间关系进行研究,据此关系提出了适合并行运动估计算法的自适应搜索范围调整算法。通过实验证明,上述并行自适应范围调整运动估计算法能够在视频编码质量与压缩率改变较小的情况下实现。论文对上文运动估计优化算法进行了RTL级建模。为实现参考图像区域在搜索过程中动态调整的算法,提出了参考像素数据可随时钟在参考像素寄存器中四个方向流动的1-D脉动阵列结构;还提出了3×3交叉错行存储策略,以达到帧间参考像素回形扫描时所需的横、纵向图像灰度数据输入Bit数固定不变的需求。仿真结果表明,相比于传统在运动搜索过程中参考图像区域尺寸不变的算法及相应电路,本文电路结构能够有效提高帧间运动估计速度。同时通过可配置电路的设计也保证了上述硬件架构对H.264的兼容性。提高了目前整数运动估计电路的处理能力。(本文来源于《哈尔滨工业大学》期刊2015-06-01）
曹国忠[5]（2013）在《AVS视频编码中熵编码器的硬件设计》一文中研究指出简要介绍了AVS标准视频压缩部分的特点,重点研究AVS可变长熵编码的算法、结构,提出并行扫描的游程扫描方式和分段寻址的码表查表方式,提高了系统的速度以满足实时编码的要求。在此基础上,给出了主要的块变化系数熵编码器硬件结构。最后给出仿真波形及硬件综合结果,符合AVS视频编码标准,满足硬件加速的要求。(本文来源于《电视技术》期刊2013年11期）
李宾[6]（2013）在《视频编码中自适应环路滤波器的算法与硬件架构》一文中研究指出自适应环路滤波器（adaptive loop filter）是新一代视频编码标准中最有效的编码工具之一。其能够改善重建图像的质量，提高预测精确度从而有效地提高编码效率。但是ALF占用10%以上编码时间，具有较高的复杂度。本论文致力于实现ALF对1080P高清视频序列的实时处理。首先，本文提出基于方向特性值的采样算法以降低ALF的运算复杂度。本文分析了重建图像的噪声，发现在高频区域噪声主要为预测噪声，在低频区噪声主要为量化噪声。因此可以在低频区使用较低的采样频率，在高频区使用较高的采样频率这样既可以有效地降低ALF复杂度，又可以保持ALF的编码效率。本文利用方向特性表示区块的频率特性并提出复用ALF中的SML（Sum Modified Laplacian）定义方向特性值将区块分为四类，每类区块选取不同的采样模式。这样既可以有效地判断区块的频率特性又不增加额外的计算量。本文提出的采样算法可以降低38%的ALF编码时间而BDRATE仅上升0.1%。计算相关系数矩阵占60%以上的ALF运算时间，是ALF实时编码的瓶颈。本文提出了2×2并行处理的硬件架构可以实时处理1920×1080@60fps的高清视频序列。该架构包括五个模块，分别为寄存器阵列、乘加运算器、并串转换模块、存储器和控制单元。本文使用寄存器阵列暂存数据，利用ALF系数的对称性，将像素数据先相加再进行乘法运算，从而减少乘法器的使用量。与提出的采样算法相结合，一个2×2块只需并行计算2个像素处的相关系数，这又进一步减少了乘法器的使用。为了在一个时钟周期传送同一行的两个像素值到寄存器阵列，本文提出了基于奇偶列的FIFO存储形式。将Block RAM分为两部分，分别存储奇数列像素和偶数列像素。与传统的相关矩阵运算架构相比，本文提出的架构可以节约近50%的乘法器单元。(本文来源于《西安电子科技大学》期刊2013-03-01）
老范,壮壮,文杰[7]（2011）在《硬件加速帮忙 高清转码无需漫长等待——视频编码硬件加速全攻略》一文中研究指出《变形金刚3》来了、《哈利波特与死亡圣器2》也来了……每年的大片这么多,哪有时间一一看完啊,于是上学和上班的路上我们都在抓紧时间使劲看片。现在大家的手上都有各种智能手机、PSP或者平板电脑之类的看片利器,如何利用好它们欣赏大片,就是今天要讨论的话题。(本文来源于《电脑爱好者》期刊2011年17期）
几十人[8]（2011）在《叁足鼎立 硬件视频编码谁更优》一文中研究指出随着全高清视频拍摄设备的不断大众化,用视频记录身边的精彩更为方便,因此视频编辑以及重编码也开始成为了人们日常生活的一部分,有效加速电脑这方面的性能也成为了各大硬件厂商和软件厂商的热门课题。在英特尔推出的第二代智能酷睿i系列处理器(SandyBridge处理器)后,能够通过显示核心进行视频硬件编码功能的产品又多了一个,分别是是NVIDIA的CUDA、AMD的Stream以及英特尔的Quick Sync Video。关于前两者之间我们已经有一定的认识,而作为后来者,英特尔也有重点宣传的Quick SyrcVideo性能又会如何呢?而视频编码的质量又会如何呢?我们将细细道来。目前能够同时支持以上叁种不同硬件视频编码软件并不(本文来源于《现代计算机》期刊2011年05期）
颜琥[9]（2010）在《1080P视频编码分像素运动估计算法与硬件实现》一文中研究指出H.264视频编码标准是目前最先进的视频编码标准,它具有优良的编码性能和良好的网络适应性,然而,它的运算复杂度也超过了以往所有的视频编码标准,特别是在帧间编码过程中,由于使用了可变块运动估计、多参考帧运动补偿和拉格朗日率失真优化等新的编码技术,使得运动估计过程占用了整个编码器大部分的编码运算时间。整数像素运动估计模块主要完成粗精度的帧间匹配搜索,分数像素运动估计模块在整数像素运动估计的基础上,再对宏块分割进行率失真优化控制下的1/2像素和1/4像素精度匹配搜索,最终得到宏块的编码模式和运动矢量。对于1080P高清视频,一帧要处理8160个宏块,分数像素运动估计模块的设计,对整个编码器的实时编码性能至关重要。论文针对H.264视频编码标准的帧间编码算法和1080P高清编码系统设计需求,依据面积与速度的平衡互换设计原则,对分数像素运动估计编码算法进行了深入的分析,并对其做出了适当的优化调整,并以此提出了基于流水的分数像素分级搜索构架。本设计将整个分数像素运动估计分为1/2和1/4精度两级完成,针对各级别提出了相应的构架,并对模块进行了划分与分析设计。本文提出采用流水结构完成1/2像素精度插值,具有较低的复杂度及较大的吞吐量,以适应高清视频编码需要。在1/4像素运动估计模块中,将像素插值与SAD计算整合到同一运算单元中,使得运算扁平化,提高了电路性能。本设计对一个宏块的分数像素运动估计时钟消耗在150个周期以内,符合1080P@30fps高清应用要求。本文使用参考C模型对设计进行了功能验证,在Chartered 0.13μm工艺下对整个RTL代码进行了综合,综合后的逻辑门为140.8K,最高频率约150MHz,在1.20V供电下,功耗约27mW。(本文来源于《哈尔滨工业大学》期刊2010-12-01）
范志辉[10]（2009）在《基于DSP的视频编码系统硬件设计》一文中研究指出介绍了一种基于TIDSP芯片TMS 320DM642的视频编码系统硬件电路的设计,包括视频预处理模块、数据存储模块、I2C总线模块等,介绍了解决PCB设计环节问题的方法,最后给出了该硬件平台的运行性能。(本文来源于《计算机时代》期刊2009年08期）
硬件视频编码论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
飞机平显、多功能显示器等6路彩色视频和机内外通话、语音告警等音频信息,是分析飞行员训练水平、作战能力和机载设备故障的重要信息来源,在日常训练中发挥极为重要的作用。叙述了基于视频编码芯片MG3500的机载多路数字音视频记录系统的硬件设计与实现。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
硬件视频编码论文参考文献
[1].夏正鹏,李开宇.高效视频编码(HEVC)帧内预测的硬件实现方案[J].电子测量技术.2017
[2].孙永林.基于视频编码芯片MG3500的数字视频记录仪的硬件设计[J].科技视界.2015
[3].孙金庆,周风余,杨阳,唐相猛,刘兆琦.基于多硬件编码器协同的高效红外视频编码[J].山东大学学报(工学版).2015
[4].左石凯.基于HEVC的视频编码算法及硬件体系结构研究[D].哈尔滨工业大学.2015
[5].曹国忠.AVS视频编码中熵编码器的硬件设计[J].电视技术.2013
[6].李宾.视频编码中自适应环路滤波器的算法与硬件架构[D].西安电子科技大学.2013
[7].老范,壮壮,文杰.硬件加速帮忙高清转码无需漫长等待——视频编码硬件加速全攻略[J].电脑爱好者.2011
[8].几十人.叁足鼎立硬件视频编码谁更优[J].现代计算机.2011
[9].颜琥.1080P视频编码分像素运动估计算法与硬件实现[D].哈尔滨工业大学.2010
[10].范志辉.基于DSP的视频编码系统硬件设计[J].计算机时代.2009