以低成本测试机实现含高速接口电路芯片测试技术

论文摘要

随视频设备、个人电脑、宽带接入技术的迅速发展,进而在设备中进行3D处理、视频交换以及复杂的运算等功能导致数据的传输和处理量急剧增大。为了满足这些数据在处理器、存储和外围设备之间以及网络设备之间高速交换的需要,出现了多种高速接口,如USB、SATA、XAUI、DDR等。如今这些高速接口标准的传输速度已经达到Gbps量级,如DDR3接口速度达1.6Gbps、SATA2.0接口速度达到3Gbps, SATA3.0甚至将达到6Gbps。对于高速接口芯片,传统的测试方法是采用具有与被测芯片最高速率相同或更高速率的测试机,来实现对高速接口的功能和参数测试。对于含有Gbps量级高速接口的芯片,这将对测试机提出极高的要求；相应来说,测试成本也会相应大幅提高。目前市场上可以满足Gbps量级高速信号测试的自动测试机(ATE)如泰瑞达的Flex、UltraFlex、惠瑞杰的Pinscale93000RF等生产测试成本都很高,一般在150美元每小时以上。但对于一款复杂的SoC芯片,除了高速接口需要非常高的测试速率外,大部分测试项实际上并不需要特别高的测试速率；而且运行实现高速接口测试的复杂代码本生也会占用较多的测试时间,从而增加产品的测试成本,影响产品的竞争力。因此,如何在不使用昂贵的高速ATE条件下,低成本地实现含有高速电路接口的芯片量产测试,是一个值得研究的课题。本论文将一款含有传输速度可达3Gbps的XAUI接口芯片作为研究的对象,研究基于低成本(低速率)测试机平台和特定可测试性设计(DFT)电路,以环回方式实现了高速接口的功能测试及直流参数测试,从而达到大幅降低该集成芯片测试成本的目地。通过本课题的研究表明该测试方案是一种经济、有效的高速接口电路芯片测试方案,具有现实的参考价值。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 SoC芯片的发展趋势
• 1.2 课题研究的意义
• 1.3 国内外研究现状
• 1.4 本论文课题主要研究内容及研究成果
• 第二章 电路信号相关概念及测试机介绍
• 2.1 单端信号
• 2.2 差分信号
• 2.3 抗噪声能力
• 2.4 能量消耗
• 2.5 阻抗匹配
• 2.6 高速信号
• 2.7 高速信号接口逻辑
• 2.7.1 低电压差分逻辑（LVDS）
• 2.7.2 电流模式逻辑（CML）
• 2.7.3 正射极耦合逻辑（PECL）
• 2.8 高速信号协议标准
• 2.9 高速信号接口
• 2.10 测试平台及其硬件
• 第三章 高速信号主要测试参数
• 3.1 误码率（BER）测试
• 3.2 上升/下降时间
• 3.3 眼图（Eye Diagram）
• 3.4 电压摆幅（Voltage Swing）
• 3.5 共模电压（Common Mode Voltage）
• 3.6 输出偏斜（Output Skew）
• 3.7 抖动（Jitter）
• 3.7.1 抖动源
• 3.7.2 抖动的单位
• 3.7.3 抖动的组成
• 3.7.4 抖动传输
• 3.7.5 抖动的幅度
• 3.7.6 抖动容限
• 第四章 高速接口电路测试实现
• 4.1 测试芯片介绍
• 4.2 XAUI功能介绍
• 4.3 测试中的挑战
• 4.4 可测性设计（DFT）
• 4.4.1 扫描电路（scan）
• 4.4.2 边界扫描电路（Boundary Scan,JTAG）
• 4.4.3 ROM/RAM自测电路（MBIST）
• 4.4.4 XAUI寄存器控制
• 4.4.5 PRBS生成和匹配校验
• 4.4.6 模拟测试总线
• 4.4.7 结果比较电路
• 4.4.8 XAUI内部环回电路
• 4.5 测试载板的设计
• 4.5.1 自动测试机选择
• 4.5.2 插座（Sockets）设计
• 4.5.3 环回设计
• 4.5.4 信号完整性考量
• 4.6 数字逻辑测试项目
• 4.7 高速逻辑测试项目
• 4.7.1 测试向量产生工具
• 4.7.2 常用寄存器介绍
• 4.7.3 内部寄存器测试（Register Test）
• 4.7.4 信号丢失测试（Los of Signal Test）
• 4.7.5 发送端直流电压测试（TX DC Test）
• 4.7.6 发送端共模电压测试（TX Common Level Test）
• 4.7.7 内部环回测试（Internal Loop Back Test）
• 4.7.8 外部环回误码率测试（BERT Test）
• 4.7.9 眼图测试（Eye Mask test）
• 4.7.10 测试程序优化
• 4.8 测试小结
• 第五章 总结和展望
• 参考文献
• 致谢