12-16位可变输入DAC芯片设计与测试

论文摘要

Σ-Δ转换器技术是基于过采样噪声整形的数据转换技术,非常适合用于高精度低频数据转换器结构。以Σ-Δ转换器技术为基础的转换器相比于其他类型的D/A转换器有很多先进之处,其最主要的优势在于采用了大量数字电路和较简单的模拟电路来实现其功能,因此其成本可以持续下降,同时其数字化特性可以使之集成到其它的数字芯片中,其工艺不具有特殊性。在音频、语音处理、电子测量和语音通讯等中低频领域得到了广泛的应用。本论文主要论述基于过采样和Σ-Δ型的12-16位可变输入双声道立体声音频DAC的系统设计及数字前端结构设计。其中系统设计包括信号输入解码模块设计、插值滤波器的设计和Σ-Δ调制器的设计。其中调制器的设计包括:结构的选取、调制器阶数和过采样率的确定、稳定性分析以及系统零点优化等等。并根据上述设计思想借助MATLAB进行了系统仿真,调整系数,设计了一个稳定的64倍过采样单环单比特三阶CRFB结构的Σ-Δ调制器。其中理论信噪比可达到93.2dB。本设计中的插值滤波器采用半带滤波器和3阶CIC滤波器及采样保持电路级联达到64倍过采样率,同时该级联滤波器具备良好的通带和阻带特性,基本设计指标达到阻带衰减至少50dB,基带内的信号分量变化小于0.5dB。在半带滤波电路设计中采用时分复用的优化方法减少系统硬件资源,使结构得到充分的简化。且本设计内部集成接口模块,可接收异步串行（S/PDIF协议）的输入信号。本文的实现部分还给出了该芯片的后端版图。整个后端设计为ASIC后端设计流程,并采用CSMC 0.5 Micron CMOS Mix Signal HD-DPTM工艺成功流片。芯片面积为0.05812cm2,且采用陶瓷双列直插型（DIP8）封装结构。芯片流片后经过验证测试可以达到67.54dB的信噪比。该款芯片已经形成IP,可以单独流片,也非常适合在SOC中应用。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题意义和背景
• 1.1.1 DAC发展
• 1.1.2 过采样DAC研究背景和意义
• 1.1.3 Σ-Δ型DAC发展历史和研究现状
• 1.2 本文主要工作和特点
• 1.3 本文组织结构
• 第二章 过采样Σ-Δ型DAC基本原理及结构
• 2.1 过采样Σ-Δ型DAC基本原理
• 2.1.1 过采样的益处
• 2.1.2 噪声整形的好处
• 2.1.3 过采样Σ-Δ型DAC架构
• 2.2 本课题下的架构
• 第三章 Σ-Δ调制器的原理、分析与实现
• 3.1 Σ-Δ调制器的结构和性能分析
• 3.1.1 一阶Σ-Δ调制器的传输特性及量化信噪比
• 3.1.2 二阶Σ-Δ调制器传输特性及量化信噪比
• 3.1.3 高阶Σ-Δ调制器传输特性及量化信噪比
• 3.1.3.1 单环级联高阶调制器结构
• 3.2 数字Σ-Δ调制器实现
• 3.2.1 数字Σ-Δ调制器仿真
• 3.2.2 整体DAC系统仿真
• 3.2.3 高阶Σ-Δ调制器的RTL实现
• 3.2.4 速率转换电路
• 第四章 擂值滤波器的设计与实现
• 4.1 插值滤波的基本原理及实现方法
• 4.2 插值滤波的基本概念
• 4.2.1 内插理论
• 4.3 多级内插滤波器架构
• 4.3.1 半带滤波器
• 4.3.1.1 半带滤波器的电路实现
• 4.3.1.2 软件层次测试
• 4.3.2 积分梳状滤波器
• 4.3.3 CIC梳状滤波器电路实现
• 4.4 总体插值滤波器的实现
• 第五章 接口及控制模块设计
• 5.1 接口介绍
• 5.1.1 AES3、S/PDIF
• 5.2 SPDIF/AES3接口设计
• 5.2.1 同步时钟电路
• 5.2.2 数据提取模块
• 5.3 其它格式
• 第六章 过采样Σ-Δ型DAC芯片后端实现及测试
• 6.1 过采样Σ-Δ型DAC芯片后端实现
• 6.1.1 本项目所用流程及要点
• 6.1.2 后端实现结果
• 6.2 过采样Σ-Δ型DAC芯片测试
• 6.2.1 主观功能测试
• 6.2.2 输入位数可变测试
• 6.2.3 参数指标测试
• 第七章 结论
• 7.1 本文工作总结
• 7.2 未来的工作和展望
• 致谢
• 参考文献
• 攻硕期间取得的研究成果