有线数字电视SoC芯片软硬件协同设计及其片上总线研究

论文摘要

数字电视正逐步取代模拟电视成为新兴的信息产业之一,即将掀起新的经济浪潮,而数字电视芯片又是数字电视的核心。随着VLSI工艺技术以及EDA工具的发展,数字电视应用需求的不断增长提高,数字电视芯片的功能和规模也在相应地增加,集成度和复杂度越来越高,单芯片、一体化已然成为当今数字电视芯片发展趋势。本文主要开展了针对有线数字电视SoC芯片系统算法与结构的设计研究。对信道解码解调部分的算法选定、芯片系统中各个功能部件的软硬件协同设计方案、系统任务调度安排以及片上总线设计等几个方面进行了分析和探讨,并给出最终解决方案和研究结果。本文主要内容安排如下:第二章基于软硬件协同设计的方法、过程以及技术,提出一种适合有线数字电视SoC芯片设计的软硬件协同设计策略。按照SoC设计层次化的设计理念,在最粗颗粒度级上根据划分准则进行系统结构划分,力求降低信道与信源模块之间的耦合性,方便设计的同时也便于将来对系统进行扩展和更新。第三章对芯片中信道解码解调部分进行研究,针对DVB-C标准,对影响接收性能的载波恢复、定时恢复、均衡器等关键功能模块的算法进行分析讨论,并确定实现方案。按照SoC芯片设计策略,根据算法流程对信道子系统进行架构设计和划分。结合软硬件协同设计思想,对各个功能模块的实现方式进行分析研究。给出结论。针对芯片内管理控制子系统的功能特点,提出采用基于ASIP的软硬件协同方法的实现手段。给出ASIP设计流程,完成指令集制定、硬件结构设计以及代码汇编器设计,并给出软件工作流程。第四章对芯片中信源解码部分进行研究,按实现功能分为系统层解析、音频解码、HDTV视频解码和新一代多媒体应用四个部分。在不同颗粒度级层次上,对各个任务从实现目标、运算复杂度等方面进行分析,并结合系统实时性、灵活性以及整体性的要求,确定了各个任务及其子任务的软硬件实现方式,给出高效的解决方案,以满足实时性要求和降低实现成本。其中,在多媒体处理部分,以MPEG-4视频解码为例,分析其软件实现的运算代价,给出软件实现流程以及优化手段。针对任务本身以及各类微处理器内核的功能特点、提出采用RISC+DSP双核体系架构,以同时满足媒体处理对实时性和灵活性的要求。第五章针对有线数字电视SoC芯片中主要任务进行分析,通过任务映射将系统任务分解为主控处理器任务和视频软硬解码任务,并根据任务特点以及系统要求制定出适当的调度策略,确定调度粒度、优化实现结构和任务处理流程。在总线设计上,分析总线任务的带宽需求。制订出多总线架构方案。对带宽需求最大的系统总线采用位宽不同的双总线架构,并提出静态时分复用与动态固定优先级相结合的系统总线仲裁机制。通过分析媒体处理系统任务特征,确立集中式仲裁架构。设计出基于核心仲裁器的调度架构以实现系统总线与局部总线之间的数据流通。最后是全文总结和工作展望。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第一章 绪论
• 1.1 数字电视的发展
• 1.1.1 数字电视与高清晰度电视
• 1.1.2 数字电视技术标准
• 1.1.3 数字电视芯片的发展
• 1.1.4 有线数字电视SoC芯片
• 1.2 软硬件协同设计方法
• 1.2.1 软硬件协同设计过程
• 1.2.2 软硬件协同设计的关键技术
• 1.3 SoC片上总线技术研究
• 1.3.1 SoC片上总线技术的特点
• 1.3.1.1 板级总线与片上总线的比较
• 1.3.1.2 传统片内总线与片上总线的比较
• 1.3.2 SoC片上总线特点归纳
• 1.3.3 SoC片上总线协议介绍
• 1.3.3.1 核中心协议策略
• 1.3.3.2 片内总线协议策略
• 1.4 本文内容安排和主要研究成果
• 第二章 有线数字电视SoC芯片设计策略和结构划分
• 2.1 芯片设计策略
• 2.2 系统结构划分
• 2.3 本章小结
• 第三章 信道解调解码部分设计
• 3.1 QAM解调
• 3.2 载波恢复
• 3.3 定时恢复
• 3.3.1 内插器算法及实现
• 3.3.2 内插控制器
• 3.3.3 定时误差提取（TED）
• 3.4 均衡器
• 3.5 RS译码
• 3.6 面向信道解调解码部分的软硬件协同设计
• 3.6.1 子系统划分
• 3.6.2 软硬件划分
• 3.6.2.1 基带下变换和定时恢复
• 3.6.2.2 均衡器
• 3.6.2.3 RS译码器
• 3.6.2.4 管理控制单元
• 3.7 本章小结
• 第四章 信源解码部分设计
• 4.1 系统层解析
• 4.1.1 MPEG-2TS流语法结构与系统控制信息
• 4.1.2 TS流解复用流程
• 4.1.3 软硬件划分
• 4.2 音频解码
• 4.2.1 音频解码流程
• 4.2.2 软硬件划分
• 4.3 HDTV视频解码
• 4.3.1 系统任务划分
• 4.3.2 高层视频流解码（Head Process）
• 4.3.3 变字长解码（VLD）
• 4.3.4 逆扫描/逆量化（IZZ/IQ）
• 4.3.5 逆离散余弦变换（IDCT）
• 4.3.6 运动补偿（MC）
• 4.3.7 硬件解码器系统控制
• 4.3.7.1 数据通路
• 4.3.7.2 控制通路
• 4.4 新一代多媒体应用
• 4.4.1 MPEG-4视频解码
• 4.4.2 MPEG-4视频解码软件设计与优化
• 4.4.2.1 软件结构优化
• 4.4.2.2 数据结构优化
• 4.4.2.3 运算操作优化
• 4.4.2.4 其他优化手段
• 4.4.3 基于通用微处理器的可编程解码器
• 4.4.4 通用微处理器的多媒体扩展
• 4.4.5 DSP
• 4.5 信源解码部分系统架构
• 4.5.1 双核架构
• 4.5.2 处理器核间通信
• 4.6 本章小结
• 第五章 系统任务调度与片上总线研究
• 5.1 系统任务调度策略
• 5.2 RISC主控器的任务调度
• 5.2.1 任务调度策略
• 5.2.2 任务调度粒度分析
• 5.3 视频解码任务调度
• 5.3.1 视频软解码调度
• 5.3.2 视频硬解码调度
• 5.3.2.1 以宏块为单位的数据调度
• 5.3.2.2 以块为单位的数据调度
• 5.4 系统总线设计
• 5.4.1 多总线架构
• 5.4.2 系统总线设计
• 5.4.2.1 双总线架构
• 5.4.2.2 DMA调度
• 5.4.2.3 系统总线仲裁机制
• 5.4.2.4 时间帧、时隙以及片上缓存确定
• 5.4.3 局部总线与外设接口
• 5.4.3.1 IDE接口
• 5.4.3.2 USB接口
• 5.4.3.3 以太网接口
• 5.4.4 局部总线与系统总线之间数据交互
• 5.5 本章小结
• 第六章 全文总结和工作展望
• 参考文献
• 攻读博士期间已发表和录用的论文
• 攻读博士期间参加的科研工作
• 致谢