数字电路的故障模型和故障压缩方法研究

论文摘要

随着集成电路设计与制造技术的飞速发展，集成电路的复杂度日益提高，规模也越来越大，这使得集成电路的测试变得更加困难。由于测试生成过程长、测试复杂度高、故障覆盖率低，传统的测试生成方法已经难以应付测试要求。因此，对故障压缩、新的故障模型和测试生成方法的研究已成为当今数字电路测试领域的热点。本文主要工作有：(1)介绍了测试的基础知识；重点介绍了故障模拟和重要的ATPG算法；最后介绍了可测性设计技术。(2)从结构和功能上分析了等价故障压缩和支配故障压缩的方法，重点对扇出线处的故障进行了研究，给出了扇出线处故障间的支配关系，它可以对目标故障集进一步压缩。(3)分析了多故障模型的原理，并在此基础上，对并发测试生成方法进行了深入的研究。对于等价故障压缩和支配故障压缩后的目标故障集，利用多故障模型来寻找其中有共同测试向量的并发故障，建立并发关系图，并按照分团算法对目标故障集进行分团，最后对分团的结果生成并发测试集。实验结果表明，与传统的方法相比，并发测试生成将获得更加精简的测试向量集。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 测试概述
• 1.1.1 SoC测试简介
• 1.1.2 测试成本分析
• 1.2 课题的背景和意义
• 1.3 论文的组织
• 第二章 测试方法和可测性设计
• 2.1 测试方法
• 2.1.1 测试的对象
• 2.1.2 测试的相关概念
• 2.1.3 故障模型
• 2.1.4 测试类型
• 2.1.5 故障测试的质量评价
• 2.2 故障模拟
• 2.3 测试生成概述
• 2.3.1 ATPG代数
• 2.3.2 算法类型
• 2.4 重要的组合 ATPG算法
• 2.4.1 D算法
• 2.4.2 PODEM算法
• 2.4.3 FAN算法
• 2.4.4 其他算法
• 2.5 可测性设计
• 2.5.1 可测性分析
• 2.5.2 可测性结构化设计
• 2.6 本章小结
• 第三章 故障压缩
• 3.1 概述
• 3.2 故障间的关系
• 3.2.1 等价故障
• 3.2.2 故障压缩比
• 3.2.3 支配故障
• 3.3 检测点理论
• 3.4 扇出线处的支配关系
• 3.5 本章小结
• 第四章 基于多故障模型的并发测试生成方法
• 4.1 概述
• 4.2 多故障模型原理
• 4.2.1 固定型故障模型
• 4.2.2 多重故障
• 4.2.3 多故障模型
• 4.2.4 运用多故障模型寻找并发故障
• 4.3 并发测试生成
• 4.4 实验结果
• 4.5 本章小结
• 第五章 总结与展望
• 5.1 论文工作总结
• 5.2 进一步研究的方向
• 参考文献
• 研究生期间撰写的论文