采用重叠组合方法进行芯片级三维电容提取的研究

论文摘要

近年来,片上系统集成、射频及宽带无线通讯技术的应用推动了大规模GHz以上数字与数-模混合电路的发展,使互连寄生效应日益显著,对准确的芯片级三维互连电容提取提出了更高要求。当前,高精度时延分析常需将芯片上导线分割为很多小块后提取其较完整的分布式全耦合电容矩阵。但三维数值方法计算速度较慢,不可能直接用于准确的芯片级电容提取任务。本文基于层次式块边界元方法（Hierarchical Block BEM,HBBEM）实现了芯片级较完整的分布式全耦合电容矩阵提取,主要工作包括:1、基于层次式块边界元方法HBBEM,采用双向区域重叠组合法实现了芯片级三维互连电容提取。它将整个平面芯片从x与y两个方向切分成多个有重叠部分的小区域（窗口）,用全局场求解器HBBEM分别计算每个小区域的耦合寄生电容矩阵,再将其合理组合,以得到整个芯片的全耦合电容矩阵。该方法在保证精度的同时大大降低了计算所需内存量和计算时间,使芯片级的准确三维数值计算成为可能。2、分析了重叠区域大小对计算量和精度的影响,并结合实际算例的计算经验给出了确定重叠区域大小及窗口设置的若干原则。3、扩展了HBBEM的复用技术,进一步提高了计算效率。4、实现了上述双向区域重叠组合法的并行芯片级电容提取。本文运用两种任务分配方式,在多处理器工作站和异构机群上实现了重叠组合法的并行计算,达到很高的并行效率。以上工作均已程序实现。数个实际版图结构的数值实验表明本文方法高效、可靠、并行性能好。

论文目录

• 摘要
• Abstract
• 主要符号对照表
• 第1章 引言
• 1.1 寄生参数提取的意义
• 1.2 互连寄生电容提取现状
• 1.2.1 主要的提取方法
• 1.2.2 边界元素法
• 1.3 芯片级三维电容提取
• 1.3.1 现状
• 1.3.2 全局方法与重叠组合思想
• 1.3.3 边界元素法并行计算的发展
• 1.4 本文的贡献与组织
• 第2章 三维寄生电容提取算法HBBEM
• 2.1 边界元素法寄生电容提取原理
• 2.1.1 三维互连寄生电容计算模型
• 2.1.2 拉普拉斯方程及其边界条件
• 2.1.3 直接边界元法计算原理
• 2.2 层次式块边界元算法流程
• 2.2.1 边界电容矩阵的计算
• 2.2.2 介质交界面边界元变量的消去
• 2.2.3 边界电容矩阵的合并
• 2.2.4 层次式全耦合电容矩阵的计算
• 2.3 HBBEM 的特点小结
• 第3章 重叠组合方法
• 3.1 区域重叠的切分与计算方法
• 3.1.1 重叠组合法
• 3.1.2 窗口切分方式对计算量影响
• 3.1.3 重叠区域设置对精度的影响
• 3.1.4 其它切分组合方案的讨论
• 3.2 数值实验与分析
• 3.2.1 算例描述
• 3.2.2 重叠区域对计算精度的影响
• 3.2.3 重叠组合的误差来源
• 3.2.4 不同切分下计算时间的比较
• 3.2.5 全局方法与局部方法计算效率的比较
• 3.2.6 重叠组合法与加窗方法的效率比较
• 3.3 组合算法
• 3.3.1 稀疏矩阵求和
• 3.3.2 二叉排序树
• 3.3.3 组合算法复杂度的下限
• 3.4 本章小结
• 第4章 复用技术扩展
• 4.1 背景
• 4.2 复用技术向不同窗口之间的推广
• 4.2.1 特征尺寸不同带来的问题
• 4.2.2 其它方法讨论
• 4.2.3 复用信息的导出与组织
• 4.3 高层次复用初探
• 4.4 本章小结
• 第5章 重叠组合法的并行计算
• 5.1 任务调度算法
• 5.2 异构机群上的并行实现
• 5.3 调度算法的程序实现
• 5.3.1 基本流程
• 5.3.2 静态-动态混合分配的实现
• 5.3.3 机群上的实现
• 5.4 数值实验
• 5.5 本章小结
• 第6章 总结与展望
• 参考文献
• 致谢
• 声明
• 附录
• 附录A 构造的大规模算例（算例二）示意图
• 附录B 对算例一进行无重叠叠加时窗口边界附近导体误差列表
• 附录C 实际芯片（算例三）示意图
• 个人简历、在学期间发表的学术论文与研究成果