0.11微米工艺下混合信号芯片良率问题研究

论文摘要

0.13微米与0.18微米技术节点相比可以将芯片尺寸最多缩小50%并使其提供更快的速度,而0.11微米工艺相比0.13微米在产品性能不变的情况下可以缩小近20%芯片面积。所以0.11微米工艺是兼具集成度与成本优势的较先进工艺技术。本文系统研究和解决了0.11微米混合信号芯片的硅片底部特殊图形区域工作电流过低导致良率损失问题。全文共分为五章,第一章是对芯片制造中良率的简介：首先介绍良率的一般定义及经典的良率预测模型,之后介绍晶圆制造厂新工艺的良率提升的过程,然后介绍了在良率管理中会涉及的数据种类及对于处理这些数据的EDA软件的要求,最后介绍了一系列的良率管理方法和失效分析手法。第二章本文在分析了0.11微米工艺与0.13微米工艺的主要差别之后,简单介绍了0.11微米混合信号芯片制造工艺流程。第三章详细描述了0.11微米混合信号芯片产品特殊图形区域工作电流过低良率损失问题,经过DFA、EFA和PFA分析,怀疑失效是由两种厚度栅氧化层的形成过程的异常,引起Core device栅氧化层厚度较目标值偏厚,导致工作电流小于阈值下限的良率失效；同时,对受特殊图形良率损失影响芯片采取围堵措施及可靠性分析。第四章对于怀疑步骤进行深入而具体的分析,并针对各个怀疑方向拟出了各项实验计划；并对各项实验结果作了深入讨论,包括显影后增加一道光阻残渣去除步骤（De-scum）对Core Device栅氧化层厚度均匀性的改善,良率对于DG-ET湿法刻蚀工艺的敏感性。分析了产生这些实验结果的失效模型,并通过实验结果验证了工艺优化的方法。第五章给出了全文结论。采用本文提出的方法后,0.11微米混合信号产品恢复到问题发生之前的平均水平。此项研究对于其他0.11微米工艺下甚至0.13微米工艺下芯片都有着至关重要的参考和借鉴作用,可以增强工艺稳定性和扩大工艺窗口,而且该项研究结果也可以应用到90nm.乃至65/55纳米等更先进的工艺上。

论文目录

• 摘要
• Abstract
• 引言
• 第一章 芯片制造中的良率
• 1.1 芯片制造中的良率定义和良率模型
• 1.2 提升芯片良率的过程
• 1.3 良率管理中所涉及的数据种类
• 1.4 良率管理的方法
• 1.5 常用的失效分析方法
• 第二章 0.11微米芯片的工艺特性
• 2.1 0.11微米工艺与0.13微米工艺的主要差别
• 2.2 0.11微米混合信号芯片制造前段工艺流程简介
• 2.3 0.11微米混合信号芯片制造中后段工艺流程简介
• 第三章 0.11微米工艺下混合信号芯片良率实验
• 3.1 0.11微米混合信号芯片产品特殊图形区域工作电流过低良率损失问题
• 3.2 特殊图形区域工作电流过低的物理原因
• 3.3 受特殊图形良率损失影响芯片的围堵措施及可靠性分析
• 3.4 针对特殊图形区域工作电流过低良率损失的分析
• 第四章 实验内容和结果讨论
• 4.1 实验设计及怀疑步骤数据进一步分析
• 4.2 实验结果讨论
• 4.3 本次良率问题的失效模型
• 4.4 DG去光阻步骤及湿法刻蚀控制的工艺优化
• 第五章 结论与展望
• 参考文献
• 致谢