LDPC码译码器的FPGA实现研究

论文摘要

LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动,成为研究的热点。随着研究的不断深入和技术的发展,目前,LDPC码已经被多个通信系统定为信道编码方案,并被应用到第二代数字视频广播卫星（DVB-S2）通信系统中。由于LDPC码译码过程中所涉及的数据量庞大,译码时序控制复杂,如何实现LDPC码译码器成为了人们研究的重点。论文以基于FPGA实现LDPC码译码器为研究目标,主要对译码算法选择、译码数据量化、定点数据表示方式、译码算法关键运算单元的FPGA设计和译码的时序控制进行了深入研究。首先分析了LDPC码的基本译码原理和常用译码算法。然后重点分析了BP算法、Log-BP算法、最小和算法和归一化最小和算法,并对四种译码算法的纠错性能和译码复杂度进行比较论证,选出适合硬件实现的译码方案。结合通信系统,对译码算法进行仿真分析,确定了译码算法的各个参数值和译码量化方案。在系统仿真分析论证的基础之上,以归一化最小和译码算法为理论方案,利用硬件描述语言编写译码功能模块,并基于FPGA实现了固定译码长度的LDPC码译码器,利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证,最后模拟通信系统完成了译码器的硬件测试。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 课题的背景及研究意义
• 1.2 LDPC码译码的研究现状
• 1.2.1 LDPC码译码的理论研究
• 1.2.2 LDPC码的硬件实现研究
• 1.3 本文的主要研究工作及内容安排
• 第2章 LDPC码的译码研究
• 2.1 LDPC码基础
• 2.1.1 LDPC码的定义
• 2.1.2 LDPC码的Tanner图描述
• 2.1.3 校验矩阵中的环
• 2.2 LDPC码的译码算法
• 2.2.1 LDPC码硬判决译码算法
• 2.2.2 LDPC码软判决译码算法
• 2.2.3 译码算法性能比较
• 2.2.4 译码算法复杂度比较
• 2.2.5 适于硬件实现的译码算法
• 2.2.6 译码迭代次数选择
• 2.2.7 置信度传播机制研究
• 2.3 本章小结
• 第3章 量化方案及定点仿真
• 3.1 量化
• 3.2 量化译码的研究背景
• 3.3 归一化最小和译码算法的量化处理
• 3.3.1 译码器接收变量的量化处理
• 3.3.2 译码中间变量的量化处理
• 3.3.3 量化处理结果
• 3.4 本章小结
• 第4章 LDPC码译码器的设计实现
• 4.1 LDPC码译码数据流的组织结构
• 4.1.1 全并行结构
• 4.1.2 串行结构
• 4.1.3 部分并行结构
• 4.2 译码器所采用的校验矩阵
• 4.3 LDPC码译码器的FPGA实现
• 4.3.1 译码器整体结构
• 4.3.2 存储器阵列
• 4.3.3 地址发生器阵列
• 4.3.4 译码信息处理阵列
• 4.3.5 时序控制阵列
• 4.4 LDPC码译码器的测试
• 4.4.1 LDPC码译码器的FPGA实现
• 4.4.2 LDPC码译码器测试系统
• 4.5 本章小结
• 结论
• 参考文献
• 攻读硕士期间发表论文和取得的科研成果
• 致谢