CMOS RFIC衬底噪声分析及其对VCO性能的影响

论文摘要

近年来,无线通讯技术及其应用得到了非常迅速的发展。为了实现低功耗,低成本,在CMOS工艺上集成射频前端电路和数字处理器的设计方法越来越受重视。这种设计方法带来的设计挑战之一就是数字电路模块产生的衬底噪声通过公共的衬底会非常严重地影响敏感的射频电路的性能。在大多数射频应用中,压控振荡器是一个非常敏感的模块。耦合进入压控振荡器的衬底噪声会对振荡器的频率和幅度进行调制。调制的结果会在振荡器的输出频率两侧产生杂散,严重影响压控振荡器的相位噪声性能。本文介绍了中芯国际0.18um RFCMOS工艺中的轻掺杂衬底建模方法。该模型结合仿真软件可用于预测衬底噪声对射频电路性能的影响。同时理论联系实践对数字电路的开关噪声的产生,衬底噪声在轻掺杂衬底中的传播以及衬底噪声对压控振荡器模块的影响进行了研究。

论文目录

• 摘要
• Abstract
• 第一章 前言
• 1.1 研究背景
• 1.2 研究CMOS RFIC中衬底噪声的必要性及现状
• 1.3 本文的研究意义
• 1.4 本文的组织结构
• 第二章 CMOS工艺衬底噪声的产生,传播及衬底建模
• 2.1 衬底噪声的产生机制
• 2.1.1 由电源、地的键合线产生的衬底噪声
• 2.1.2 由晶体管产生的衬底噪声
• 2.1.3 由互联金属线引起的衬底噪声
• 2.2 衬底建模
• 2.2.1 轻掺杂衬底的建模原理
• 2.2.2 轻掺杂衬底RC网络的精简
• 2.2.3 SMIC 0.18um RF CMOS工艺的衬底模型
• 第三章 衬底噪声对VCO的影响
• 3.1 LC-VCO的工作原理
• 3.2 VCO的相位噪声以及对通信系统的影响
• 3.3 衬底噪声对VCO影响的途径
• 3.3.1 由P+保护环引入的衬底噪声
• 3.3.2 由MOS晶体管引入的衬底噪声
• 3.3.3 由电感引入的衬底噪声
• 3.4 衬底噪声影响LC-VCO的原理
• 第四章 实验设计及测试结果分析
• 4.1 衬底模型的精确性验证
• 4.1.1 基本测试结构和测试环境简介
• 4.1.2 测试数据处理（De-Embedding）
• 4.1.3 测试和仿真结果的比较
• 4.2 衬底噪声对VCO性能的影响分析
• 4.2.1 数字模块产生的衬底噪声对VCO性能影响实例
• 4.2.2 减小衬底噪声的方法研究
• 4.2.2.1 从噪声源头减小衬底噪声的产生
• 4.2.2.2 隔离措施对衬底噪声的抑制
• 第五章 结论及展望
• 5.1 本论文现阶段工作的总结
• 5.2 可进一步研究的工作
• 参考文献
• 致谢