高性能存取部件的研究

论文摘要

作者基于国防“十五”预研课题（专题编号:41308010108）的研究工作,着重研究了RISC微处理器系统的存取部件（包括Load-Store部件和总线接口部件）的体系结构,同时对国内外先进的存取部件的设计技术加以研究并运用到了作者参加的自主研发的32位RISC微处理器“龙腾R2”中。 Load-Store部件和总线接口部件作为微处理器中的存取部件,随着多发射、指令乱序执行技术在微处理器中的实现、微处理器和外部存储器之间的时钟频率的差距不断增加,其执行效率越来越成为了微处理器数据传输的瓶颈。本文围绕微处理器器中存取部件的性能优化展开了深入的研究。 论文的主要研究成果有: 1.深入研究了PowerPC750的指令系统,并结合“龙腾R2”的微体系结构完成了“龙腾R2”微处理器存取部件中Load-Store部件的设计与实现。经仿真分析其执行功能与PowerPC750的完全兼容,同时在0.18um库中其综合的结果显示,关键路径对齐部件的延时为3.24ns,完全满足了“龙腾R2”时钟频率为233MHz的目标。 2.在研究PowerPC 60X总线接口时序和总线接口协议的基础上,设计并实现了“龙腾R2”微处理器中存取部件的另外一个功能部件—总线接口部件。在总线接口部件中实现了Load-Store缓冲模型,大大提高了微处理器访问外部存储器的效率。 3.搭建了Load-Store部件和总线接口部件的软件验证平台,进行了Load—Store部件和总线接口部件的RTL级仿真,并完成了PowerPC750指令系统单条指令的逐一测试。 4.在单片FPGA上设计并实现了“龙腾R2”的整体验证系统,其主要的功能部件包括“龙腾R2”微处理器、外部总线控制器、SRAM控制器、串口控制器、M2681控制器以及中断控制器。 5.在“龙腾R2”FPGA验证系统上通过了用户提供的大小监控程序、浮点测试程序、特殊指令包以及VxWorks操作系统BootRom的测试。 本论文的研究成果对顺利完成“十五”国防预研项目以及“龙腾R2”微处理器的投片成功奠定了基础。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第一章 绪论
• 1.1 课题背景及来源
• 1.2 国内外研究现状
• 1.3 论文内容及其意义
• 1.4 论文安排
• 第二章 存取部件的技术研究
• 2.1 LOAD-STORE部件的研究
• 2.1.1 非流水线技术
• 2.1.2 LSU流水线设计
• 2.2 总线接口部件的研究
• 2.3 小结
• 第三章 “龙腾R2”LOAD-STORE部件
• 3.1 “龙腾R2”微体系结构
• 3.2 “龙腾R2”的LOAD-STORE指令寻址模式
• 3.2.1 间接寻址
• 3.2.2 基址寻址
• 3.2.3 寄存器变址寻址
• 3.3 操作数的对齐
• 3.4 LOAD-STORE部件的设计实现
• 3.4.1 有效地址计算单元
• 3.4.2 输出对齐单元
• 3.4.3 输入对齐处理
• 3.5 小结
• 第四章 “龙腾R2”总线接口单元
• 4.1 POWERPC 60X总线接口协议
• 4.1.1 总线接口信号简介
• 4.1.2 总线周期
• 4.1.3 “龙腾R2”总线接口的特性
• 4.2 总线接口单元的实现
• 4.2.1 预处理控制逻辑
• 4.2.2 地址总线控制逻辑
• 4.2.3 数据总线控制逻辑
• 4.2.4 数据后处理模块
• 4.2.5 侦听逻辑
• 4.3 小结
• 第五章 验证、综合与实现
• 5.1 电路验证的目的和方法
• 5.2 ASIC和FPGA的设计和验证流程
• 5.3 模块级的仿真模型
• 5.4 LOAD-STORE单元的仿真
• 5.4.1 LSU的仿真模型
• 5.4.2 LSU的测试
• 5.5 总线接口单元BIU的仿真
• 5.5.1 总线接口单元的软件仿真
• 5.6 “龙腾R2”的FPGA系统实现
• 5.6.1 “龙腾R2”FPGA验证系统设计
• 5.6.2 外部总线控制器的实现
• 5.6.3 串口控制逻辑
• 5.6.4 M2681
• 5.6.5 系统FPGA的实现
• 5.7 小结
• 第六章 结束语
• 硕士期间发表的论文和参加的工作
• 致谢
• 参考文献