AVS视频解码芯片原型验证平台的研究与设计

论文摘要

随着高清数字时代的到来,视频编解码算法复杂度不断增加,视频编解码芯片规模越来越大,一款ASIC中往往集成了嵌入式处理器和大量的IP核,使得产品设计周期越来越长。验证所耗费的时间约占整个设计周期的70%到80%,因此成为VLSI设计的主要瓶颈。近几年来,FPGA在验证ASIC设计上的应用发展非常迅速,这是因为无论从规模上、物理结构上,还是从速度上,基于FPGA的原型与真实ASIC性能都非常接近,采用FPGA来模拟芯片设计的原型已被证明是最有效、最经济的方式。AVS视频解码芯片是一款集32位RISC处理器、视频解码模块、内存和片上总线为一体的SoC。针对国内外厂商推出的各类通用原型验证平台价格昂贵,结构冗余的问题,本文提出了一种适用于AVS视频解码芯片设计的原型验证平台。通过对AVS视频解码器逻辑资源和存储器的需求分析,选用了Altera公司单片高端大容量FPGA,克服了多片小容量FPGA带来的I/O紧张问题。平台采用子母板结构,按照AVS解码芯片功能进行了板级模块划分,提高了抗干扰能力,降低了设计成本。根据设计指标,能够满足AVS-P2标准下720p@60fps格式高清视频图像的解码要求。文章给出了平台硬件电路的设计和调试过程,并通过该平台搭建了基于OpenRISC1200 （OR1200）嵌入式处理器的SoC最小系统,利用Synopsys公司专门为高端FPGA原型设计打造的DC-FPGA工具进行逻辑综合,大大简化了OR1200 IP核从ASIC到FPGA的移植过程,从而实现了对AVS视频解码控制部分（OR1200处理器）的原型验证。本平台具有存储资源丰富,可重用性强和便于升级的特点,为AVS视频解码芯片设计的顺利进行铺平了道路。

论文目录

• 摘要
• ABSTRACT
• 符号说明
• 第一章 绪论
• 1.1 课题来源
• 1.2 研究背景
• 1.2.1 ASIC验证技术发展概况
• 1.2.2 原型验证平台产品
• 1.2.3 原型验证流程
• 1.3 论文主要工作和结构安排
• 第二章 原型验证平台总体结构设计
• 2.1 AVS视频解码器的结构和功能
• 2.2 原型验证平台资源需求分析
• 2.2.1 逻辑资源分析与FPGA选型
• 2.2.2 存储资源分析和存储器选型
• 2.2.3 平台设计指标
• 2.3 平台结构设计
• 2.4 本章小结
• 第三章 原型验证平台的硬件电路设计
• 3.1 子板设计
• 3.1.1 FPGA模块
• 3.1.2 DDR存储电路
• 3.1.3 时钟电路
• 3.2 母板设计
• 3.2.1 视频输出模块
• 3.2.2 USB模块
• 3.2.3 PCI/RS-232/LED&KEY
• 3.3 电源系统设计
• 3.4 PCB层叠设计
• 3.5 本章小结
• 第四章 原型验证平台的检测与调试
• 4.1 FPGA及配置电路的调试
• 4.2 串口调试
• 4.3 USB接口电路的调试
• 4.3.1 固件下载
• 4.3.2 I/O性能测试
• 4.4 DDR电路调试
• 4.5 视频输出电路调试
• 4.6 本章小结
• 第五章 OpenRISC1200处理器原型验证
• 5.1 处理器构架
• 5.1.1 OR1200处理器核心
• 5.1.2 处理器接口电路
• 5.2 原型验证方案
• 5.2.1 原型验证目标
• 5.2.2 综合工具选择
• 5.2.3 基于DC FPGA与Quartus Ⅱ的原型验证流程
• 5.3 OR1200 ASIC到FPGA的移植
• 5.3.1 RTL源码修改与仿真
• 5.3.2 逻辑综合
• 5.3.3 适配
• 5.4 在片调试
• 5.4.1 调试方法
• 5.4.2 调试过程及结果
• 5.5 本章小结
• 第六章 结束语
• 参考文献
• 致谢
• 附录: 原型验证平台PCB布局图
• 攻读硕士学位期间申请的发明专利
• 学位论文评阅及答辩情况表