用VHDL语言配置实体、结构体最佳方案选择与性能比较

论文摘要

随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成设计文件。诞生于1982年的VHDL语言是经IEEE确认的标准硬件描述语言,在电子设计领域受到了广泛的接受。论文重点阐述了设计人员在使用VHDL语言的过程中,常常需要将其他设计实体作为元件进行引用,设计人员需要将不同的元件通过配置安装到不同的设计实体中。VHDL提供了配置语句用于描述各种设计实体和元件之间的连接关系以及设计实体与构造体之间的连接关系。在仿真某一实体时,可以利用配置来选择不同的结构,进行性能对比实验以得到性能最佳的结构体。采用VHDL语言中对构造体建模进行比较的方式,以得到性能最佳的结构体。行为描述中采用进程语句;RTL描述中采用并发语句;结构描述主要采用调用底层次设计模块,支持大型设计逻辑分解;组合这些建模方法就成为混合描述。在VHDL语言中,对硬件系统进行描述,有多种建模方法,这些建模方法可以从不同的角度对硬件系统进行行为和功能的描述。在实际应用中,为了能兼顾整个设计的功能、资源、性能几个方面的因素,通常也可混合使用。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第一章 前言
• 1.1 论文研究的背景
• 1.2 本论文研究的意义与研究的目标
• 第二章 EDA技术工程及VHDL语言特点
• 2.1 EDA工程技术介绍
• 2.1.1 EDA技术及其发展
• 2.1.2 EDA技术的突出表现
• 2.1.3 EDA与传统电子设计方法的比较
• 2.1.4 EDA技术的特点
• 2.1.5 EDA技术在当今电路设计中的应用
• 2.2 VHDL语言特点介绍
• 2.2.1 硬件描述语言──VHDL
• 2.2.2 基于VHDL的自顶向下的设计方法
• 2.2.3 VHDL程序基本结构
• 2.3 MAX+PLUS开发系统简介
• 第三章 VHDL语言设计优化
• 3.1 描述方法对电路结构的影响
• 3.1.1 避免使用某些VHDL语句
• 3.1.2 使用带范围限制的整数
• 3.1.3 使用宏模块
• 3.2 设计规划的优劣直接影响电路结构
• 3.3 逻辑设计对电路结构的影响
• 3.3.1 逻辑电路的输入项太原因
• 3.3.2 灵活运用VHDL语句简化电路结构
• 第四章 硬件描述语言的结构化设计
• 4.1 构造体的行为描述方式
• 4.2 构造体的R T L描述方式
• 4.3 构造体的结构描述方式
• 4.4 构造体的混合描述方式
• 4.5 小结
• 第五章 EDA的FPGA\CPLD开发
• 5.1 FPGA/CPLD简介
• 5.2 基于EDA工具的FPGA\CPLD开发流程
• 5.3 用FPGA/CPLD进行开发的优缺点
• 5.4 FPGA/CPLD设计方法也有其局限性
• 5.5 ASIC设计
• 第六章 结语
• 参考文献
• 致谢
• 附录