基于迭代系统的LDPC码编译码器的设计与实现

论文摘要

随着通信技术的发展,如何在低信噪比环境下通过引入优秀的纠错码技术进行可靠的通信是人们关注的问题。论文基于迭代系统,将LDPC (Low Density Parity Check)码引入作为系统的纠错码,在低信噪比高斯白噪声信道环境下,采用TI公司的TMS320C6747系列DSP设计并实现了LDPC码编译码器。论文首先介绍了LDPC码的基本原理及其二部图概念,分析了LDPC码校验矩阵的构造方式,特别是QC_LDPC码的构造特点,详细阐述了LDPC码的几种编码算法和译码算法,并对其优劣特点进行了分析比较。结合论文的性能指标,通过计算机仿真分析确定了硬件实现的相关参数,如校验矩阵形式、编译码算法、码长、迭代次数等。根据设计方案和相关参数,以DSP作为实现平台,对LDPC码编译码算法进行了实现。在编码实现上,选用迭代快速编码算法来降低编码时延和编码复杂度；在译码实现方面,为了克服LDPC码BP译码算法硬件实现复杂度大的缺点,在硬件资源存储、数据精度处理方面提出了改进,设计实现了基于BP算法的QC_LDPC码译码器。将编译码器引入迭代系统中,利用计算机的VC6.0软件搭建测试平台,在高斯白噪声信道中不同信噪比下对包含LDPC码编译码器的迭代系统进行了误比特率测试。测试结果表明,该系统达到了性能指标要求。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 论文背景及选题意义
• 1.2 LDPC码的发展现状
• 1.2.1 LDPC码的结构及其优化
• 1.2.2 LDPC码的编码方法与硬件实现
• 1.2.3 LDPC码的译码方法与硬件实现
• 1.2.4 LDPC码的实际应用
• 1.3 BICM编码调制及迭代检测系统
• 1.4 论文的研究内容及主要结构
• 第2章 LDPC码的编译码算法及编译码器的参数确定
• 2.1 LDPC码的二部图
• 2.2 LDPC码的校验矩阵
• 2.2.1 LDPC码校验矩阵的随机构造方式
• 2.2.2 LDPC码校验矩阵的结构化构造方式
• 2.3 LDPC码的编码算法
• 2.3.1 基于高斯消去的编码算法
• 2.3.2 基于近似下三角矩阵的编码算法
• 2.3.3 LDPC码的迭代快速编码算法
• 2.4 LDPC码的译码算法
• 2.4.1 基于比特翻转的硬判决译码
• 2.4.2 概率BP译码算法
• 2.4.3 LLR BP译码算法
• 2.4.4 UMP BP-Based译码算法（最小和译码算法）
• 2.4.5 Normalized BP-Based译码算法
• 2.5 编译码器校验矩阵的确定
• 2.6 编译码算法的确定
• 2.7 码长的确定
• 2.8 译码器迭代次数的确定
• 2.9 本章小结
• 第3章 LDPC码编译码器的设计与实现
• 3.1 LDPC码编译码器的软硬件设计实现平台
• 3.1.1 数字信号处理器件及TMS320C6747系列DSP简介
• 3.1.2 DSP开发软件CCS简介
• 3.2 LDPC码编译码器的系统软硬件平台结构
• 3.2.1 LDPC码编译码器的系统软件平台结构
• 3.2.2 LDPC码编译码器的系统硬件平台结构
• 3.3 LDPC码编码器的DSP实现
• 3.3.1 QC-LDPC码校验矩阵的存储方式
• 3.3.2 编码算法的DSP实现与测试
• 3.4 LDPC码译码器的DSP实现
• 3.4.1 译码器硬件实现结构的确定
• 3.4.2 BP译码算法的DSP实现与测试
• 3.5 本章小结
• 第4章 系统测试
• 4.1 系统的测试理论模型
• 4.2 测试系统的设计与实现
• 4.3 测试结果及分析
• 4.4 本章小结
• 结论
• 参考文献
• 攻读硕士期间发表论文和取得的科研成果
• 致谢