超深亚微米标准单元库的可制造性设计技术研究

论文摘要

随着集成电路进入超深亚微米阶段,半导体制造工艺中广泛采用了亚波长光刻技术,导致光刻后硅片表面实际印刷图形和掩模图形不再一致。这种集成电路版图图形转移的失真,严重影响着最后产品的性能参数和集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,不断涌现的集成电路可制造性和成品率的新问题,成为了当前全世界集成电路工业界和学术界研究的重点。本文从集成电路物理设计规则方面针对可制造性和成品率问题展开了分析研究。首先介绍了集成电路的设计和制造流程。其次分析了目前严重影响纳米级集成电路成品率问题的三种误差因素和与物理设计规则相关的可制造性问题。最后,本文针对亚波长光刻条件下标准单元库设计中可能遇到的与物理设计相关的可制造性问题,提出了新的工艺规则和解决方法设计标准单元库。使用分辨率增强技术和光刻模拟仿真,以边缘放置错误值,关键尺寸和版图面积作为评价标准。实例表明,新的工艺准则和方法与生产厂家默认规则相比,在芯片设计初始阶段能够提高产品成品率,有利于缩短设计周期,增强芯片的市场竞争力。基于改进后的0.13um工艺规则,完成标准单元库的可制造性设计工作,具有良好的应用前景。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 集成电路的发展历史
• 1.2 IC设计简介
• 1.3 IC制造工艺流程概况
• 1.4 为什么要进行可制造性设计
• 1.4.1 标准单元库设计需考虑DFM的客观因素
• 1.5 DFM技术的发展现状
• 1.6 本选题涉及的主要工作
• 第二章 集成电路的设计制造流程
• 2.1 集成电路设计流程简介
• 2.1.1 数字集成电路逻辑设计
• 2.1.2 数字集成电路物理设计
• 2.2 光刻原理
• 2.3 分辨率增强技术
• 2.3.1 光学邻近校正
• 2.3.2 移相掩模
• 2.3.3 离轴照明
• 2.3.4 次分辨率辅助图形
• 2.4 小结
• 第三章 可制造性设计在IC中的应用和发展
• 3.1 成品率误差分析
• 3.1.1 随机性误差
• 3.1.2 系统性误差
• 3.1.3 参数误差
• 3.2 与物理设计规则相关的可制造性问题
• 3.2.1 45度转角形状分析
• 3.2.2 L型形状分析
• 3.2.3 多晶硅线端与有源区的距离
• 3.2.4 平行多晶硅栅间距
• 3.2.5 End-Line结构
• 3.2.6 互连线通孔
• 3.3 总结
• 第四章 基于DFM的标准单元库设计研究
• 4.1 可制造性的标准单元库设计实验流程
• 4.2 与物理设计相关的可制造性设计
• 4.3 测试电路
• 4.4 标准单元库设计规则的选取
• 4.5 可制造性评定标准
• 4.6 实验结果
• 4.6.1 平行多晶硅栅间距（pps）
• 4.6.2 L形多晶硅栅与有源区的距离（pds）
• 4.6.3 多晶硅栅的线端长度（pel）
• 4.6.4 End-line结构的图形间距（els）
• 4.7 实验小结
• 第五章 结论和展望
• 参考文献
• 致谢