集成电路寄存器传输级故障模型与测试生成研究

论文摘要

随着集成电路设计技术的发展,其相应的测试也变得十分重要。测试生成为测试过程中的一个重要环节。本文首先综述了当前基于集成电路寄存器传输级（Register Transfer Level,简称RTL）的测试生成方法和验证方法。在此基础上给出作者所提出的RTL测试生成方法,同时考虑到当前RTL测试生成的困难在于缺少有效的故障模型,本文还给出了RTL故障模型分析方法。本文工作主要体现在以下三个方面:1.兼顾RTL代码内部分枝的状态测试生成。本文在状态覆盖的基础上,给出一种虚扩展状态转换的方法,该方法将状态转换同其内部分枝有效的结合在一起。在此基础上再进行状态覆盖测试生成,生成的测试向量可以实现对RTL代码内部分枝的覆盖。结合提出的这种方法,选用了部分ITC99-benchmark电路进行了相关实验,给出了实验数据和相关分析,与VTG比较,比VTG生成的测试向量要少一半,而覆盖率平均以后大致相等。2.基于遗传算法的时序电路测试向量生成。文中引入遗传算法,并以状态与状态转换为评估。引入静态状态转换（图）及动态状态转换（图）的概念。给出了静态、动态状态转换的三个基本属性。在此方法的基础上,给出了实验数据,并将结果X-Pulling系统作比较。比较的结果说明:在覆盖率相近的情况下,比X-Pulling运行速度快一个数量级。3. RTL故障模型分析。本文针对RTL故障模型进行分析,分析它与门级固定型故障模型之间的关系;RTL故障模型之间的关系。给出了一些基本概念和定义,依据这些概念和定义又推导出一些推论。在上述分析的基础上,给出了这些分析的一个应用:RTL故障模型序列的寻找及建立。通过分析不同RTL故障模型间的关系,寻找互相不能完全覆盖的RTL故障模型,并将它们作为一个序列用于指导进一步的RTL测试生成。同时,使用三个故障模型作例子,说明该方法、过程。模型序列对于寻找有效RTL故障模型是十分有帮助的。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 概况
• 1.2 研究背景
• 1.3 论文的组织
• 第二章集成电路验证与测试综述
• 2.1 集成电路的验证
• 2.1.1 形式验证
• 2.1.2 模拟验证
• 2.1.3 其它方法
• 2.2 测试生成
• 2.2.1 相关概念
• 2.2.2 算法类型
• 2.2.3 组合电路门级测试生成
• 2.2.4 时序电路测试生成
• 2.3 可测性设计
• 2.4 测试点插入
• 2.5 本章小结
• 第三章 RTL 测试生成
• 3.1 硬件描述语言
• 3.2 硬件描述语言的特点
• 3.2.1 Verilog 与 VHDL 的特点
• 3.2.2 时延
• 3.2.3 顺序语句与并发语句
• 3.2.4 过程性赋值与连续赋值
• 3.3 硬件描述言对硬件的描述方法
• 3.3.1 描述方式
• 3.3.2 行为描述中的进程分析
• 3.4 测试生成
• 3.4.1 研究背景
• 3.4.2 RTL 测试生成的研究现状及方法概述
• 3.4.3 面临的困难与前景
• 第四章 基于状态与状态转换覆盖的测试生成
• 4.1 RTL 电路的组成
• 4.2 RTL 描述中的状态
• 4.2.1 有限自动机
• 4.2.2 状态间转换的约束条件
• 4.2.3 RTL 代码内部的分枝问题
• 4.2.4 状态覆盖向量的遗传算法筛选
• 4.3 本章小结
• 第五章 实验与结果
• 5.1 VHDL 代码的预处理
• 5.1.1 过程性语句与控制结构处理
• 5.1.2 数据结构
• 5.2 实验结果
• 5.2.1 代码内部分枝扩展的实验结果
• 5.2.2 状态覆盖向量的遗传算法筛选
• 5.3 本章小结
• 第六章 高层故障模型分析
• 6.1 门级 SA 故障模型
• 6.2 RTL 故障模型评估
• 6.3 RTL 故障模型间关系分析
• 6.3.1 RTL 故障模型与门级 SA 故障模型间关系分析
• 6.3.2 RTL 故障模型间关系分析
• 6.3.3 应用
• 6.3.4 实验与结果
• 6.4 本章小结
• 第七章 结束语
• 7.1 本文的主要工作和贡献
• 7.2 未来工作展望
• 参考文献
• 致谢
• 【作者简历】
• 附录 I ITC99-Benchmark 601 电路 VHDL 源代码
• 附录 II ITC99-Benchmark 603 电路 VHDL 源代码
• 附录 III Rtt 文档说明（Rtt-V1.0）