基于FPGA的图像预处理系统设计

论文摘要

本文设计和研究了一种基于FPGA的图像预处理系统,以满足工业自动化中日益强烈的实时性需求;同时系统增设的显示功能和对外接口,方便了实时监测和系统扩展。系统总体上由硬件设计、软件设计和基于FPGA的图像预处理算法组成。硬件设计方面,在以Cyclone II系列FPGA芯片EP2C20作为中央处理器的外围,配置了视频解码芯片、视频编码芯片、SRAM存储器和FIFO存储器,以实现图像数据的采集、显示、存储和向高级图像处理器件的传送。软件设计方面,依次实现图像的采集、显示和帧存控制,以构建与硬件芯片的接口,完成相应芯片功能;此外,专用的上电复位模块满足了不同芯片的上电复位要求,异步FIFO模块平衡了系统内外时钟,以形成同步电路系统。最后基于构建的系统平台,探讨了图像预处理算法中大量使用的模板卷积在FPGA中的实现问题,研究了流水线技术在其中的应用;将3×3窗口中值滤波算法进行修正,以提高图像细节保留程度;独立提出5×5窗口改进中值滤波算法,极大减少了数据运算量,提高了运行速度。以上算法均经仿真测试得到验证。系统实验和性能分析表明,本文的图像预处理系统实现了预定功能,满足了实时性要求,具有一定的应用价值。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景及来源
• 1.2 国内外发展现状
• 1.3 图像预处理系统实现方案
• 1.4 主要研究内容
• 第2章 图像预处理系统硬件设计
• 2.1 系统硬件总体结构
• 2.2 中央处理器
• 2.3 视频解码
• 2.3.1 视频信号组成及标准
• 2.3.2 视频解码电路设计
• 2.4 视频编码
• 2.4.1 电视扫描原理
• 2.4.2 视频编码电路设计
• 2.5 SRAM存储控制
• 2.6 电源
• 2.7 PCB设计
• 2.8 本章小结
• 第3章 图像预处理系统软件设计
• 3.1 系统软件总体结构
• 3.2 上电复位模块设计
• 3.2.1 上电复位时序
• 3.2.2 复位信号的产生
• 3.3 异步FIFO模块设计
• 2C接口模块设计'>3.4 I²C接口模块设计
• 2C总线概述'>3.4.1 I²C总线概述
• 2C总线数据传输协议'>3.4.2 I²C总线数据传输协议
• 2C的Verilog HDL实现'>3.4.3 模拟I²C的Verilog HDL实现
• 2C程序状态机时序实现'>3.4.4 模拟I²C程序状态机时序实现
• 3.5 图像采集模块设计
• 3.5.1 上电初始化
• 3.5.2 图像数据流识别
• 3.5.3 图像数据总线切换设计
• 3.6 图像帧存控制模块设计
• 3.7 图像显示模块设计
• 3.8 本章小结
• 第4章 图像预处理算法及其在FPGA中的实现
• 4.1 引言
• 4.2 基于FPGA的中值滤波
• 4.2.1 中值滤波概述及分析
• 4.2.2 基于FPGA的3×3 窗口改进中值滤波算法
• 4.2.3 基于FPGA的5×5 窗口改进中值滤波算法
• 4.3 基于FPGA的模板卷积
• 4.3.1 并行处理技术
• 4.3.2 FPGA中模板卷积结构设计
• 4.3.3 基于深度流水线的FPGA模板卷积结构设计
• 4.4 本章小结
• 第5章 系统实验与分析
• 5.1 实验系统组成
• 5.2 实验及分析
• 5.2.1 图像采集
• 5.2.2 图像预处理
• 5.2.3 性能分析
• 5.3 本章小结
• 结论
• 参考文献
• 附录
• 致谢