3C-SiC/Si异质外延生长与肖特基二极管伏安特性的研究

论文摘要

SiC具有独特的物理性质和电学性能,击穿电压高、电子饱和漂移速率高、电子迁移率高、热导率高、和化学稳定性好,可用于高温、高速、高频等极端条件。相对于同质外延来说,3C-SiC具有相对高的电子迁移率、高的饱和电子漂移速度和在Si上生长制作大面积器件的优势,而且SiC还具有与Si集成电路兼容的特点,所以,Si衬底上3C-SiC的异质外延引起了人们的广泛关注。生长高质量的3C-SiC外延层面临的主要问题是热膨胀系数和晶格适配导致的应力。同时,由于碳化法制备3C-SiC异质外延过程的复杂性,也阻碍了异质外延的机理研究的发展。在此背景下,本文研究的内容主要包括了异质外延碳化条件与生长条件的优化,外延层应力的消除机理,对生长所得高质量外延层材料的表征,异质外延机理,3C-SiC/Si器件的制备与性能分析等几个方面。主要研究成果如下:1研究了高质量3C-SiC/Si异质外延生长条件。通过改变碳化和生长条件对异质外延的工艺进行了优化,并用表面轮廓仪和X射线衍射（XRD）等方法对样品进行分析。优化后最佳外延条件为:碳化温度1000℃,碳化时间5分钟,生长温度1200℃,生长速度4μm/h。在此条件下外延所得样品弯曲度仅为5μm /45mm,SiC（111）峰的摇摆曲线半高宽（FWHM）为0.6°。2在对异质外延的工艺进行了优化的基础上对应力降低的机制进行了研究。研究过程中发现,应力随着结晶质量的提高逐渐减小。外延层与衬底之间的应力（εR）来自于两个部分,由于热膨胀系数的不同导致的热应变εθ和来自于晶格失配产生的应力εm。SiC的热膨胀系数大于Si的热膨胀系数,在高温外延生长后冷却至室温后,薄膜热应变总是表现为张应力类型;晶格失配应力作用（εm）产生于外延层和衬底间的晶格失配,就3C-SiC/Si系统而言,由5个基本SiC原子组成的单元略大于由4个硅原子组成的单元,此时5aSiC/4aSi >1,所以晶格失配产生的εm总是表现为压应力。通过改变工艺条件,提高外延层结晶质量,使得晶格失配产生的εm增大并抵消εθ。使得最终的应力εR减小,并减小样品的弯曲,得到较为平整的高质量样品。3对外延所得样品进行了全面、系统的表征。采用XRD对样品的双晶摇摆曲线进行了分析,结果表明样品具有良好的单晶特性。用X射线光电子能谱仪（XPS）对外延层元素进行了定性和定量的测试分析,结果表明所得样品C/Si比为1.1。借助傅里叶红外反射（FTIR）方法,利用干涉条纹的频率和强弱的方法对样品质量与厚度进行了分析,得出外延层厚度,计算出外延的生长速度。并通过多点测试,得到外延层厚度均匀性,所得样品厚度不均匀性为2.58%,说明外延薄膜较为均匀。采用原子力显微镜（AFM）、扫描电镜（SEM）对样品表面和纵截面形貌进行了分析,所得样品表面粗糙度为15.4nm,表面较为平整。根据纵截面SEM图谱计算出外延层厚度,大约为3.3μm,与FTIR测试结果相互得到验证。通过van der Paul法霍尔测试技术,对样品的迁移率和霍尔系数进行测试表征,测试出样品导电类型为N型,载流子浓度为1.1548×1019/cm3,Hall迁移率为304.02cm2/vs。用汞探针电容-电压（C-V）测试得到样品杂质浓度为9.5×1018/cm3,霍尔测试与汞探针C-V测试结果由于串联电阻效应而存在一定的偏差。对样品的电阻均匀性进行了测试,测试结果表明电阻率分布较为均匀,电阻率不均匀性仅为1.36%。4研究了异质外延机理。对异质外延碳化与生长过程中的动力学与热力学进行了分析。制备了异质外延不同阶段的样品,使用XRD、AFM、FTIR等对这些样品进行了表征,得到了从碳化到不同生长时间的规律。结晶质量,表面形貌,厚度的不均匀性都随着生长时间的增长而改善。利用复相反应模型对异质外延机理进行了研究。异质外延的碳化与生长过程,反应都是在衬底表面进行。SiC的生长速率由表面反应速率决定。而表面反应速率取决于SiC晶核的形成速率与SiC晶核在衬底表面的扩散速率,初始碳化后,由于碳化形成的SiC晶核较多,使晶核的形成速率大于晶核在衬底表面的扩散速率,SiC薄膜的生长模式为表面输运控制,是三维岛状形核生长。生长过程中,反应室中高浓度的H将对生成的SiC晶核进行刻蚀,SiC晶核的形成速率小于SiC晶核在衬底表面的扩散速率,过程变为扩散输运控制,使得岛状颗粒发生扩散、互联和共聚,SiC薄膜将变得光滑,结晶质量得到提高。5制备了高性能的3C-SiC/Si肖特基二极管。利用ISE软件分别模拟了3C-SiC/Si肖特基二极管和去除衬底Si后3C-SiC肖特基二极管伏安特性。研究了异质结、肖特基结对制备的器件伏安特性的影响。模拟结果表明,正向电压下器件的导通电压大约为0.5V,在电流非常小的时候,二者的伏安特性曲线基本重合。3C-SiC/Si异质结能带图尖峰靠近势垒根部,载流子能够很容易越过和穿透势垒。因此,异质结对电流基本没有影响。而当器件导通之后,在较大电流的情况下,势垒将被拉平,这分担了一部分电压,导致3C-SiC/Si肖特基二极管电流较3C-SiC肖特基二极管的小。反向伏安特性模拟结果表明,3C-SiC/Si肖特基二极管击穿电压达到了275V左右,而3C-SiC肖特基二极管的击穿电压大约为250V,说明异质结在3C-SiC/Si肖特基二极管的整个反向击穿电压中分担了小部分的电压。电流-电压测试结果表明,其正向导通电压约为0.5V,反向击穿电压约为225V。所制备的3C-SiC/Si肖特基二极管性能良好。根据I-V测试结果采用热电子发射理论计算了理想因子为1.58,肖特基势垒高度φb为1.44 eV,串联电阻为167Ω。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 宽带隙半导体材料SiC 的研究背景
• 1.1.1 SiC 材料的应用前景
• 1.1.2 SiC 材料的研究发展
• 1.2 SiC 材料的基本特性
• 1.2.1 SiC 的结构特性
• 1.2.2 几种不同结构的SiC 性能
• 1.3 3C-SiC 单晶薄膜的制备
• 1.3.1 3C-SiC 外延的生长
• 1.3.2 3C-SiC 薄膜的制备方法
• 1.4 存在的问题
• 1.5 本论文主要研究工作
• 第二章 3C-SiC 薄膜的 CVD 生长设备及生长工艺
• 2.1 CVD 系统的组成和生长设备
• 2.2 3C-SiC/Si 异质外延工艺流程
• 2.2.1 生长前衬底基片的准备和清洗
• 2.2.2 主要工艺流程
• 2.3 本章小结
• 第三章 Si 衬底3C-SiC 异质外延及应力的消除
• 3.1 结晶质量、应力的分析方法
• 3.1.1 结晶质量分析方法
• 3.1.2 应力分析方法
• 3.2 Si 衬底上3C-SiC 薄膜的异质外延
• 3.2.1 碳化工艺对3C-SiC 异质外延的影响
• 3.2.2 生长工艺对3C-SiC 异质外延的影响
• 3.3 Si 衬底3C-SiC 异质外延应力的消除机理
• 3.4 较厚3C-SiC 薄膜的异质外延
• 3.5 本章小结
• 第四章 Si 衬底3C-SiC 异质外延薄膜的表征
• 4.1 3C-SiC 异质外延薄膜的结构表征
• 4.1.1 X 射线衍射（XRD）
• 4.1.2 X 射线光电子谱（XPS）
• 4.1.3 红外傅里叶变换光谱（FTIR）
• 4.2 3C-SiC 异质外延薄膜的形貌表征
• 4.2.1 扫描电子显微镜（SEM）
• 4.2.2 原子力显微镜（AFM）
• 4.3 3C-SiC 异质外延薄膜的电学性能表征
• 4.3.1 霍尔（Hall）测试
• 4.3.2 电容电压（C-V）测试
• 4.3.3 电阻均匀性
• 4.4 本章小结
• 第五章 3C-SiC 异质外延机理的研究
• 5.1 3C-SiC 异质外延的动力学研究
• 5.1.1 复相反应模型
• 5.2 3C-SiC 异质外延的热力学分析
• 5.3 异质外延机理研究的实验设计与结果分析
• 5.3.1 工艺条件
• 5.3.2 样品的制备
• 5.3.3 结果分析
• 5.4 异质外延机理研究
• 5.5 本章小结
• 第六章 3C-SiC/Si 肖特基二极管的制备与 I-V 特性研究
• 6.1 肖特基结与异质结的基本理论
• 6.1.1 肖特基结
• 6.1.2 3C-SiC/Si 异质结
• 6.2 3C-SiC 肖特基二极管伏安特性的模拟分析
• 6.2.1 基本方程
• 6.2.2 物理模型的选择
• 6.2.3 模拟结果及分析
• 6.3 3C-SiC/Si 肖特基二极管的制备
• 6.3.1 工艺设计
• 6.3.2 工艺流程
• 6.4 测试结果及分析
• 6.4.1 测试结果
• 6.4.2 相关参数的计算
• 6.5 本章小结
• 第七章 结束语
• 致谢
• 参考文献
• 作者攻读博士期间的研究成果和参加的科研项目